嵌入式系统架构：RISC家族之ARC架构-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

　　与其它RISC处理器技术相较起来，ARC的可调整式（Configurable）架构，为其在变化多端的芯片应用领域中争得一席之地。其可调整式架构主要着眼于不同的应用，需要有不同的功能表现，固定式的芯片架构或许可以面面俱到，但是在将其设计进入产品之后，某些部分的功能可能完全没有使用到的机会，即使没有使用，开发商仍需支付这些〝多余〞部分的成本，形成了浪费。　

　　由于制程技术的进步，芯片体积的微缩化，让半导体厂商可以利用相同尺寸的晶圆切割出更多芯片，通过标准化，则是有助于降低芯片设计流程，单一通用IP所设计出来的处理器即可应用于各种用途，不需要另辟产能来生产特定型号或功能的产品，大量生产也有助于降低单一芯片的成本，而这也是目前嵌入式处理器的共通现象。　

　　在ARC的设计概念中，是追求单一芯片成本的最小化，量体裁衣，这需要在设计阶段依靠特定EDA软件才能做到。　

　　ARC近期也推出了基于700系列的多媒体应用加速处理器，其中整合了ARC 700通用处理核心，以及高速SIMD处理单元，可以在低时钟下轻松进行诸如蓝光光盘的H。264编译码处理，此架构称为VideoSubsystem，基本上该应用处理器就可以担任通用运算工作，不过也可以与其它诸如ARM或MIPS体系进行连结，以满足应用程序的兼容性与影音数据流的加速。　

关键字：制程晶圆切割设计流程引用地址：嵌入式系统架构：RISC家族之ARC架构

上一篇：嵌入式系统架构：RISC家族之Tensilica架构
下一篇：嵌入式系统架构：RISC家族之PowerPC　

推荐阅读最新更新时间：2024-05-02 20:41

智能LED照明系统设计流程探讨

随着LED 技术、物联网技术及无线通信技术的发展，LED 照明颗粒以其无污染、寿命长、指向性好及便于运输等优点逐步发展到商业化阶段。由于我国LED 产业发展的不均衡以及部分相关工程人员LED 专业知识的欠缺，致使盲目使用LED 照明颗粒以及LED 照明系统设计的不合理现象的出现。从LED 照明颗粒原理及特点入手，结合工程实践经验讨论了LED 照明系统设计流程及注意事项，给出了解决相应问题的建议。　　随着我国对于半导体照明技术的逐步重视，2003 年6 月国家半导体照明产业工程正式启动，2007 年12 月科技部和国家外国专家局联合批准了33 家单位建立国家级国际联合研究中心，中科院半导体所成为其中的“国家级半导体照明国际联合研

[模拟电子]

智能LED照明系统<font color='red'>设计</font><font color='red'>流程</font>探讨

全球晶圆代工成长未来五年CAGR估6%

　　2017年至2022年期间，因智能手机搭载IC数量增加与对先进制程需求提升，加上包括IoT、AR/VR、汽车电子、高效能电算市场都有机会在未来5年进入成长期，DIGITIMESResearch预估，2022年全球晶圆代工产值将达746.6亿美元，2017年至2022年复合成长率(CAGR)将为6%。下面就随手机便携小编一起来了解一下相关内容吧。　　在产能部分，台积电 7纳米FinFET及EUV先进制程预计分别于2018年初与2019年初导入量产，再加上中芯国际、联电、Globalfoundries于大陆的扩厂计划，DIGITIMESResearch预估，2022年台积电、Globalfoundries、联电、中芯

[手机便携]

中颖电子：2021年晶圆占成本比约为65.91%

有投资者在互动平台上问及中颖电子2021年晶圆占成本比以及存货构成等问题。中颖电子表示，2021年晶圆占成本比大致为65.91%；原材料是指已经晶圆厂生产加工完成出货，我司已经入库入账的晶圆，在产品指晶圆尚在封测厂生产阶段的产品。2021年存货构成中，晶圆指我司还未进行封测的晶圆库存。在产品的金额包含正在进行封测及相应的封装测试费用等。另外，中颖电子对上海疫情影响作出了说明，其表示，物流有时会耽搁一两天，影响不大，近期可以正常出货。

[手机便携]

晶圆代工成熟制程大降价，联电、世界先进、力积电抢救产能利用率

11 月 13 日消息，据台湾经济日报，晶圆代工成熟制程厂商正面临产能利用率六成保卫战。据称，联电、世界先进及力积电等厂商为了抢救产能利用率，已经大幅降低明年第一季度的代工报价，降幅达二位数，专案客户降幅更高达 15% 至 20%，试图“以价换量”，甚至已经有厂商杀红眼。业界人士透露，目前除了台积电报价仍坚挺外，其他厂商几乎无一幸免。据介绍，消费性客户投片需求低，而专攻 8 英寸晶圆代工成熟制程的厂商受影响最大，例如电源管理 IC、驱动 IC 及微控制器（MCU）等芯片库存水位仍保持较高水平，且部分产品已经转投 12 英寸，让 8 英寸晶圆代工厂产能利用率近期一直维持在低水位。业界人士指出，台积电有先进制程撑腰，可以将其和

[半导体设计/制造]

台积电的堆叠晶圆技术可以将NVIDIA和AMD GPU性能提高一倍

台积电目前正在圣克拉拉举办第24届年度技术研讨会，它刚刚发布了一个可以为显卡带来革命性变革的技术Wafer-on-Wafer (WoW，堆叠晶圆)技术。顾名思义，WoW的工作方式是垂直堆叠层，而不是将它们水平放置在电路板上，就像3D NAND闪存在现代固态驱动器中堆叠的方式一样。这意味Nvidia和AMD GPU不需要增加其物理尺寸或缩小制造工艺即可获性能提升。 Wafer-on-Wafer (WoW，堆叠晶圆)技术通过使用形成硅通孔（TSV）连接的10微米孔彼此接触。台积电的合作伙伴Cadence解释说，Wafer-on-Wafer (WoW，堆叠晶圆)设计可以放置在中介层上，将一个连接路由到另一个连接，创建一个双晶立方体。甚至

[半导体设计/制造]

半导体巨头角力CES 上演先进制程顶尖对决

2017年1月5～8日于美国登场的消费性电子展（CES），不但可看出全年全球资讯科技产业的主流趋势，更反映出各大厂产品、技术的角力情况。事实上，若以半导体产业的应用面来看，2017年CES展已显示汽车电子、扩增实境（AR）、虚拟实境（VR）、人工智慧（AI）、5G技术等将持续引领科技的发展，而各个重量级集成电路设计业者在晶片竞争上的较劲仍是焦点之一，同时Intel更出乎市场意料于CES展中对外释出10nm产品的进度，也让Intel与台积电的先进制程之争再度浮上台面。首先就2017年消费性电子展（CES）所引领的科技趋势而言，汽车电子方面更加聚焦于自驾车，包括Tesla、GM、Volvo、Ford均已投入自驾车的布局，而智慧车带动

[半导体设计/制造]

ACTEL针对低功耗IGLOO FPGA和混合信号FUSION PSC改进设计流程

用户可利用Mentor Graphics、Synplicity和 SynaptiCAD的先进软件简化设计的过程和体验 Actel公司宣布推出最新版本的Libero 集成设计环境 (IDE)，为 Actel最新以Flash 为基础的现场可编程门阵列 (FPGA) 解决方案 – 低功耗IGLOO 系列产品，提供全面支持。Libero IDE 7.3同时具有全新易于使用的功能，协助设计人员运用Actel混合信号Fusion 可编程系统芯片 (PSC) 以及低成本ProASIC3/E系列。Libero IDE 7.3引入了创新的内部设计功能，如新的Libero模块化设计流程，有助于降低 FPGA开发成本，并使得用户能够加快完成设计。强化

[新品]

道康宁新一代低介电常数半导体薄膜技术荣获美国专利

新沉积技术让晶片制造商利用碳化硅和碳氧化硅薄膜制造更好的绝缘层全球材料、应用技术及服务的综合供应商道康宁公司先进技术与新业务拓展部门日前宣佈，其最新的低介电常数碳化硅与氢化碳氧化硅 (low-k SiC and H:SiOC) 薄膜制造方法已获得美国专利。这套方法利用电浆辅助化学气相沉积制程 (PECVD) 让含氧气体与带有应力硅键结的环硅烷化合物进行反应。晶片制造商近年来已开始利用低介电常数绝缘材料来减少电晶体间的电性干扰，以使这些电晶体的位置能够更靠近，进而制造出体积更小、速度更快和耗电更少的晶片。但随著半导体元件不断微缩，传统的低介电常数薄膜越来越容易受到制程高温破坏，而更难附著在晶片导线所用的金属层上。道康宁预

[焦点新闻]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■30套RV1106 Linux开发板（带摄像头），邀您动手挑战边缘AI~

■安世半导体理想二极管与负载开关，保障物联网应用的稳健高效运行

■免费申请 | 上百份MPS MIE模块，免费试用还有礼！

■PI 电源小课堂|无 DC-DC 变换实现多路高精度输出反激电源