高清音视系统高速HDMI接口设计方案

发布者:深沉思考最新更新时间:2015-03-30 来源: elecfans关键字:高清音视系统  高速  HDMI接口 手机看文章 扫描二维码
随时随地手机看文章
  HDMI 在成为消费电子的标配接口后也在其它领域如车载显示中逐渐得到了广泛的应用。对于原先不是专业从事消费音视频领域的设计工程师来说,设计高频率HDMI接口有一个学习和实践的过程。文章以ADV7842/ADV7511参考设计方案实例介绍了HDMI输入和输出接口的设计和基本要求,HDMI兼容性测试(HDMI Compliance Test )的要求,以及常见的问题和推荐的解决方法。

  近两年HDMI 的应用得到了极大的普及。它已远远走出了传统的电视、投影仪、游戏机和A/V放大器(A/V receivers)的范围而变成了高清数位相机和家庭摄像机的必备接口。它在智能手机和车载显示的应用也正在蓬勃兴起。设计工程师必须对HDMI输入和输出接口的设计要求和兼容性测试(HDMI Compliance Test )有一个基本的了解,从而在设计电路和PCB的设计时可提前周全考虑以避免重复设计。

  HDMI I/O端和电源的设计

  ADV7842 是一款集成了模拟(CVBS,RGB,和YPbPr)和HDMI receiver(HDMI Rx)输入的视频I/O芯片。ADV7511 是一款HDMI transmitter 芯片。下面借用以这两款芯片做成的HDMI I/O参考线路讨论高速高精度视频PCB设计时最常见的问题和推荐的解决方法。图1为ADV7842-ADV7511 AV参考线路方框图,图2为ADV7842-ADV7511 AV参考线路实际PCB。

  

  图1 ADV7842-ADV7511 AV参考线路方框图

  

  图2 ADV7842-ADV7511 AV参考线路实际PCB

  HDMI输入端

  在PCB上HDMI连接端子(HDMI connector)到HDMI Rx 数据输入管脚的长度应减至最短,所以HDMI Rx 芯片置放的位置应尽量靠近HDMI连接端子,如图2所示。过长的连线会受其他外部源的影响而产生噪声。连线短,也有助于控制差分阻抗。HDMI TMDS传输线的差分阻抗要控制在100Ω左右。差分阻抗与板材、板厚、叠层结构、线宽、线距都密切相关。建议用户跟制板商协商相关参数, 在设计时即有所考虑, 避免再次改板或者调整设计。

  HDMI接收器电源

  为了达到好的(尤其是传输速度快的高清信号时)设计性能,HDMI Rx的供电电源的设计和布板合理性非常重要。典型的HDMI Rx电源设计要注意到的问题:

  •模拟线路电源:HDMI Rx 模拟线路 部分

  –设计时注意将重要电源与其他的1.8V电源用磁珠隔离开来。

  –电源需配置旁路电容(ADV7842是用10 nf和100nf),电容离电源管脚越近越好。

  –在接近电流源的地方置放一个大的去耦电容(例如 10uF)。

  •数字线路电源:HDMI Rx 数字线路部分

  –设计时注意将重要电源与其他的

  3.3V电源用磁珠隔离开来。

  –电源需配置旁路电容(ADV7842是用10 nf和100nf),电容离电源管脚越近越好。

  •在设计电源PCB布板的时候请特别考虑以下几点:

  –建议采用独一的接地层(single ground plane)。

  –在阻抗匹配允许的情况下尽量考虑用顶层或底层作电源和接地层。

  –在阻抗匹配允许的情况下考虑用尽可能薄的电介质层将电源层和接地层隔开。

  –在PCB电源层中:应该尽量避免在其它层上以单线连接电源层。如果不可以避免,应该增加适当的旁路电容(bypass capacitors)。为大电流的供电电源走线时, 需考虑其上的电压降。如果某一电源不可以用电源层相连,则用尽可能粗的走线连接,以尽量降低走线阻抗。电源层上未利用的区域, 尽量用地层填充。不同层的电源(比如在模拟电源上方的数字电源层)的耦合应尽量避免。电流的返回路径应确保是低阻抗。[page]

  •采用旁路电容时的注意事项:

  –旁路电容应置放在离管脚尽可能近的地方。

  –连接管脚的线应尽可能短而宽。

  –连接地的线也应尽可能短而宽。

  –每个pad在可能的条件下用多于一个的via但via之间的间隔应至少 和 via的深度一样。
 

  HDMI测试

  HDMI测试中需注意的问题有不少,根据HDMI CT (Compliance Test) spec的要求,所有的HDMI接收设备都需要提供EDID信息。以往,多数客户会选择在DDC总线上外挂EEPROM以存储EDID信息。为了进一步降低用户的BOM(bill of material)成本, ADV7842集成了内部RAM用于存储EDID信息,上电后,用户将EDID信息写入即可。 利用ADV7842提供的SPI Master接口,用户还可以外挂一颗SPI EEPROM, 这样用户可以将EDID信息永久烧入SPI EEPROM。 ADV7842可以将SPI EEPROM内的信息读入内部的RAM。 如此,可以减轻软件的负担。 当然,这些功能都有相应的寄存器提供使能控制, 用户可以关闭这些功能, 而使用传统的外挂方式,以兼容过去的设计。

  有了硬件的支持, 当然EDID的内容也要符合HDMI CT Spec的要求。 根据ADI多年来为客户提供免费HDMI预测试的经验,在HDMI预测试过程中经常会失败在一些与EDID测试相关的项目。其实这些项目如果熟悉规范的相关要求,通过相对来说是比较容易的。例如有关规范要求在EDID的前128个字节中一定要提供“Monitor Range Limit Header”和“Monitor Name Header”,但如果这两个项目的内容各不够18个字节的话,需要以0x0A为结尾同时以0x20填充剩余的字节。另外一个经常在EDID测试中遇到的问题是,客户不能将EDID中的SVD(Short Video Descriptor)模块与提交的CDF(Capabilities Declaration Form)一致,在CDF中表明支持的格式在EDID的SVD模块中没有表明支持,或者是相反。

  表 1 ADV7842 3D视频格式测试一览表

  

  HDMI兼容测试

  HDMI兼容测试 (Compliance Test)对所支持的视频格式的测试要求值得注意,ADV7842进一步提高了产品的鲁棒性, 提供了对更多视频格式的支持, 例如支持在新的HDMI Spec中加入的3D视频信号格式。 在这里还需要提到一个HDMI CT测试问题, 以供各位参考。在对视频格式支持的测试中,对所有用户声明的能够支持的视频格式都会进行测试,而且会测试支持50Hz的设备对于50Hz±0.5%(即49.75Hz和50.25Hz),和支持59.94Hz或者60Hz的设备对59.94%~0.5%(即59.64Hz)和60+0.5%(即60.3Hz)场频变化的支持能力。场频的此变化范围, ADV7842完全可以支持,但是用户在软件设计中需要注意到这些对视频格式容忍度的要求。

  在HDMI1.4的标准中虽对3D timing有明确的定义,但为了保证产品在市场上的兼容性在设计时对HDMI产品的视频格式作全面的测试是十分重要的。上一段提到了对3D timing的支持。ADV7842对3D timing做了很完整的测试。在表1中标识出了所有ADV7842已经测试过的常用的和必须支持的3D timing。其中黄色重点标识的为必须要支持的3D timing。

  以上概括性地讨论了HDMI I/O设计和测试中常见到的和需要注意的问题以及解决的方法。视频信号越快,上面讨论的问题就越突出。所以在选择HDMI I/O芯片特别是接收器(HDMI Rx)时要选择经过HDMI CT严格测试过的产品以避免发生兼容性问题。

关键字:高清音视系统  高速  HDMI接口 引用地址:高清音视系统高速HDMI接口设计方案

上一篇:连接显示设备技术:MHL和OTG技术区别连接
下一篇:CAN总线原理

推荐阅读最新更新时间:2024-05-02 23:34

触控面板市场高速增长,逐渐向大尺寸发展
  根据DisplaySearch最新出版2010触控面板市场分析报告指出2009年全球触控面板产值达43亿美元,估计2016年将成长到140亿美元,年复合成长率达18%。   据DisplaySearch面板技术领域研究总监Jennifer Colegrove女士表示,触控面板在如手机、多媒体播放器与导航仪等手持式装置渗透率增长相当快速,在接下来几年,我们可以看到触控面板在较大尺寸应用如AIO PC、上网本/平板电脑、教育与培训、公共信息广告牌与自助登机等方面也会有很好的成长。触控面板已成为数十亿美元产业,而且仍处于高度成长中,这也是大家关注触控产业的主要因素。   2008-2016全球触控模块产值及预测(单位:十亿美
[手机便携]
触控面板市场<font color='red'>高速</font>增长,逐渐向大尺寸发展
基于凌华PCI-9846高速数字化仪的复杂超声场自动检测与分析(二)
4.系统功能实现   系统功能按照上述设计方案全部实现,按自动采集定位控制及信号采集分析分别分两步实现。根据实际测量的需要,根据功能不同分为四个部分,水听器定位,单轴扫描,三维扫描和声谱分析控制平台。   数据采集模块是该系统的核心,该模块的开发要首先下载凌华科技科技提供的PCI-9846H相关的LabVIEW支持函数库,并加载到LabVIEW工具库中(见图4-1),然后可以很方便的与原工具一样编制采集程序。实现了4通道数据的高速采集模块,并实现了该模块内置的在线观察预处理功能,如多参数滤波器、功率谱、频谱分析与幅值、频率等参数的测量(见图4-2)。同时该模块还实现了多种时域、高阶谱、短时傅里叶变化与小波等分析方法,可以对采集
[模拟电子]
基于凌华PCI-9846<font color='red'>高速</font>数字化仪的复杂超声场自动检测与分析(二)
台达总线型运动控制器10MC在16头高速绕线机上的应用
顾名思义,绕线机就是把现状的物体缠绕到固定工件上的机器。主要以漆包线为主,广泛应用在各种电子类线圈行业;如继电器、各种微电机、电子变压器、电感线圈、高压点火线圈、空心线圈、磁石定子电机、充电铁芯等。 对于目前绕线机这个行业来说,有着很光明的前景,因为我们用到的相当多的电子产品都需要用到线圈,小到一个耳机,大到汽车电子,都离不开线圈这个必不可少的电子部件。随着对产品卓越性能的不断追求,对各个部件质量的要求也在不断提高,那就需要加工部件的机械加工出来的产品不但要符合应用上的标准,同时也要美观。 台达目前生产的总线型运动控制器10MC就很适合在绕线机上应用,它不但能满足高速数据处理的要求,而且有很高的响应速度,其主要特点如下:
[嵌入式]
ADI推出适用于宽带通信和无线基础设施应用的高速ADC系列产品
美国模拟器件公司(Analog Devices, Inc.)日前推出其高速10bit、11bit、12bit模数转换器(ADC)系列产品,适合用于宽带通信和无线基础设施应用——例如电缆调制解调器终端系统、第三代和第四代微区和皮区基站以及固定点到点射频通信——需要降低功耗、小封装尺寸,但又不能牺牲高质量ADC性能的应用场合。其舰旗产品是12bit分辨率250MSPS(每秒百万取样率)采样速率ADC,其功耗降低了40%以上,封装尺寸比同类产品减小20%,同时保证高中频(IF)条件下优良的性噪比(SNR)和无杂散动态范围(SFDR)。 “AD9230是仅有的一款将功耗降低到500mW阈值以下的12bit 250MSPS ADC,因此
[新品]
关于C64x+ DSP高速缓存一致性分析与维护
高速缓存(CACHE)作为内核和低速存储器之间的桥梁,基于代码和数据的时间和空间相关性,以块为单位由硬件控制器自动加载内核所需要的代码和数据。如果所有程序和数据的存取都由内核完成,基于CACHE的运行机制,内核始终能够得到存储器中最新的数据。但是当有其它可以更改存储器内容的部件存在时,例如不需要内核干预的直接数据存取(DMA)引擎,就可能出现由于CACHE的存在而导致内核或者DMA不能够得到最新数据的现象,也就是CACHE一致性的问题。 C64x+ 存储器架构 德州仪器(TI)公司对高性能C64x核进行了改进,使其性能大副提升,称之为C64x+DSP核。C64x+系统的存储器框图如图1所示。存储器被分成了三级:第一
[手机便携]
一种高速图像数据采集板的设计方案
  1.概述   随着图像处理技术的快速发展,图像采集处理系统在提高工业生产自动化程度中的应用越来越广泛。本文结合实际系统中的前端图像处理和图像数据传输的需要,充分利用ARM的灵活性和FPGA的并行性的特点,设计了一种基于ARM+FPGA的高速图像数据采集传输系统。所选用的ARM体系结构是32位嵌入式RISC微处理器结构,该微处理器拥有丰富的指令集且编程灵活;而FPGA则在速度和并行运算方面有很大优势,适合图像处理的实时性要求;并且通过千兆以太网接口实现了采集板与上位机之间图像数据的高速远程传输。   2.硬件设计方案   2.1 系统总体设计   本设计采用的ARM芯片为三星公司的S3C2440A、FPGA芯片为Xili
[单片机]
一种<font color='red'>高速</font>图像数据采集板的设计方案
Vishay推出超小型高集成度的可见光敏感度增强型高速PIN光电二极管
器件易于集成、支持精确信号检测、设计灵活,适于可穿戴设备心率监测和脉搏血氧监测应用 美国 宾夕法尼亚 MALVERN、中国 上海 — 2024年2月1日 — 日前,威世科技Vishay Intertechnology, Inc.宣布, 推出一款全新可见光敏感度增强型高速硅PIN光电二极管--- VEMD2704,扩充光电二极管产品组合 。Vishay Semiconductors VEMD2704采用小型2.0 mm x 1.8 mm x 0.6 mm顶视表面贴装封装,透明环氧树脂感光度达业内先进水平,快速开关时间为70 ns,容值低至17.6 pF,适于可穿戴设备精确信号检测。 日前发布的器件感光面积为1.51 m
[电源管理]
Vishay推出超小型高集成度的可见光敏感度增强型<font color='red'>高速</font>PIN光电二极管
基于DSP和ADS8364的高速数据采集处理系统
随着现代科学技术的发展和计算机技术的普及,高速数据采集系统已应用于越来越多的场合,如通信、雷达、生物医学、机器人、语音和图像处理等领域。本文介绍的数据采集处理系统采用CPLD控制ADS8364完成数据的A/D转换,转换后的数据预先存储到FIFO中,再经DSP进行前端的数字信号处理后,通过USB总线传给上位机,并在上位机上进行存储、显示和分析等。该系统完全可以满足信号采集处理对高精度及实时性的要求。    1 系统原理 数据采集处理系统主要由前端信号调理电路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外围电路组成。系统原理框图如图l所示。 系统
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved