基于CPLD的移相全桥软开关电源数字控制器

发布者:bemaii最新更新时间:2008-12-12 来源: 微计算机信息关键字:CPLD  DSP  FPGA  开关电源控制器 手机看文章 扫描二维码
随时随地手机看文章

  1 引言

  近年来,随着大功率开关电源的发展,对控制器的要求越来越高,开关电源的数字化和智能化也将成为未来的发展方向。目前,我国的大功率开关电源多采用传统的模拟控制方式,电路复杂,可靠性差。因此,采用集成度高、集成功能强大的数字控制器设计开关电源控制器,来适应不断提高的开关电源输出可编程控制、数据通讯、智能化控制等要求。

  2.数字控制器设计

基于DSP和CPLD的移相全桥软开关电源数字控制器

  图1 控制器系统结构

  本文设计的数字控制器,采用TI公司24X系列DSP控制器中的TMS320LF2407A芯片作为主控制器,主要功能模块包括:(1)DSP与可编程逻辑器件CPLD相配合实现全桥移相谐振软开关驱动(2)偏磁检测电路;(3)其他功能,如数据采集、保护及外部接口等。控制系统结构如图1所示。

  2.1移相控制波形的生成

  TMS320LF2407A芯片包含两个事件管理器EVA和EVB,每个事件管理器都包括两个通用定时器,通用定时器GPT1和GPT2对应于事件管理器EVA,GPT1和GPT2对应于事件管理器EVB,通用定时器的结构如图2所示。

  通用定时器是PWM波形产生的基础,每个通用定时器都可以提供一路单独的PWM输出通道。获得指定周期指定脉宽的PWM信号的过程是:首先设置通用定时器控制寄存器TxCON确定计数器的计数模式和时钟源;然后根据需要的PWM波形周期设置周期寄存器TxPR;接着装载比较寄存器TxCMPR,确定PWM波形的占空比。通过上述相应的设置即可获得指定周期、指定脉宽的PWM信号。

基于DSP和CPLD的移相全桥软开关电源数字控制器

  图2 通用定时器结构图[page]

  而输出移相波形的关键是让同一事件管理器中的两个通用定时器同步工作,并且在一个通用定时器从零开始计数的时刻,赋予另一个通用定时器计数器不同的初值,初值的大小决定两个通用定时器输出PWM波形的相位关系。本文利用事件管理器EVA的两个通用定时器GPT1和GPT2的同步工作,产生移相波形。

基于DSP和CPLD的移相全桥软开关电源数字控制器

  图3 带死区的移相控制波形产生过程

  为了避免因开关器件特别是IGBT器件在关断时电流拖尾造成桥臂瞬时直通所造成的危害,还需要在同侧桥臂的开关器件控制波形中添加死区。因为PLD具有可在线修改能力,可在PCB电路完成后随时修改设计,而不必改动硬件电路,因此本文采用ALTERA公司的EPM7000S系列的CPLD芯片,通过编程生成控制波形的死区。如图3所示。

  2.2磁偏检测电路

  在全桥电路中,一对功率开关管在工作周期的前半部分和后半部分交替地通断,若它们的饱和压降相等,导通脉宽也一样,则称电路工作在平衡状态。但若由于某种原因导致两个半周期内施加在中频变压器上的电压不相等(例如功率开关管的饱和压降有较大差异)或是一对晶体管的导通脉宽不相等(例如由于存储时间的不一致、控制电路输出脉宽不相等以及反馈回路引起的不对称等)时,功率转换电路就工作在不平衡状态。变压器的磁通在一个周期终了时不能返回到起始点,于是将在一个方向增大,其工作区域将偏向一个象限,引起磁芯饱和从而导致功率开关管损坏,逆变失败,此即所谓“单向偏磁”。

  为了避免变压器的饱和,充分发挥数字控制器的优势,尽量简化主电路的设计,增加变压器的利用率,本文设计中采取以下方法来进行磁偏的检测和控制。如图4所示,通过互感器分别检测变压器的一次侧正负半周的电流大小,将检测得到的值HCQ1和HCQ2进行比较,一旦某个半周的电流偏大超过一定的值,则认为出现了偏磁,将该信号送入TMS320LF2407A的捕获单元功能,产生捕获中断并通过中断程序去调整相应桥臂的功率开关管驱动脉冲的宽度,强制对变压器进行磁恢复,防止变压器饱和现象的发生。[page]

基于DSP和CPLD的移相全桥软开关电源数字控制器

  图4 变压器磁偏检测电路图

  2.3数据采样及滤波

  为了确保控制板与系统主电路的信号隔离,数据采样电路上采用与霍尔电压传感器和霍尔电流传感器接口,确保采样输入电路的信号与采样输出信号的完全隔离。

  TMS320LF2407A芯片内部集成了10位精度的带内置采样/保持的模数转换模块(ADC)。根据系统的技术要求,10位ADC的精度可以满足电压的分辨率、电流的分辨率的控制要求,因此本文直接利用控制芯片内部集成的ADC,就可满足控制精度。另外,该10位ADC是高速ADC, 最小转换时间可达到500 ns,也满足控制对采样周期要求。

  为了提高ADC数字采样的精度,减少软件滤波的工作量,设计了低通滤波器对电压和电流的信号进行处理,以消除高频信号的干扰和更好的消除线路以及空间的干扰。

  2.4保护功能

  电源运行过程中,可能会发生一些异常状态,如全桥电路出现直通使得原边母线短路;副边负载短路或者过流、散热器过热等等,需要在控制中加以保护。

  在本文设计中,利用了DSP 功率保护引脚PDPINT的功能对异常状态进行检测并能够做到及时恰当处理,做到系统的安全可靠运行。

  保护电路采用窗口比较电路,分别检测功率开关管的过流信号,输出的短路信号和散热器的过热信号。设定保护的阀值,一旦出现任何异常,就可以立刻将保护信号送入DSP 功率保护引脚PDPINT或者外部中断信号IOPE-2,通知控制系统并采取相应的措施:对于原边的短路以及副边的短路采用不可恢复的保护方式,立刻关闭PWM驱动信号,切断电源的输入,以防止其它更严重的危险发生;对于散热器过热等可恢复的保护信号,则暂时关闭PWM输出,等状态恢复后再重新恢复工作。[page]

  2.5外部接口

  本文设计的数字控制器外部接口包括外部控制I/O接口和外部通讯接口。

  利用DSP内部的I/O口来实现外围的附加控制功能,如:指示灯显示、主电路的缓起控制、输出接触器的控制、散热风扇的开关控制等;

  外部通讯接口包括CAN总线接口和RS232接口。CAN总线接口可满足远距离数据传输要求,RS232接口可与人机设备接口。

  外部CAN总线通讯接口采用TMS320LF2407A芯片的CAN 控制器接口,利用用82C250作为CAN驱动芯片和外部设备通讯。CAN驱动芯片82C250单独供电,通过光耦将DSP内部CAN控制器的引脚CANRX和CANTX和驱动芯片82C250隔离,以减少数字信号对CPU的干扰。

  RS232通讯接口利用TMS320LF2407A芯片包含的串行通信接口SCI模块,它支持CPU与其他使用标准格式的异步外设之间的数字通讯。SCI接收器和发送器是双缓冲的,每一个都有它自己单独的使能位和中断标志位。两者都可以独立工作,或者在全双工的方式下同时工作。本文设计中,CPU的SCI模块引脚SCIRX和SCITX通过光耦隔离后和RS232串口驱动芯片MAX232相连接,MAX232的输出采用3线传送方式,信号通过高速光耦隔离后与外部设备连接。

  3.数字化充电电源应用试验

  近年来,国内电动车相关技术迅速发展,如何解决动力电池的快速而方便充电问题,成为电动车产业化链中非常重要的一环。而本文设计的数字控制器能很好的适应数字化充电电源对控制器的要求,并进行了应用试验。

  采用本文设计的数字化控制器的数字化充电电源主电路拓扑如下图5所示。

  主电路开关器件采用IXYS公司的新型功率型MOSFET器件IXFN44N80(44A,800V,有续流二极管),输出整流二极管采用DESI2*61-10B(60A、1000V快恢复二极管),输出滤波电感1mH,谐振电容0.022µF,电路工作频率fs=80kHz,死区时间1µs。

基于DSP和CPLD的移相全桥软开关电源数字控制器

  图5 主电路拓扑

  数字化充电电源通过CAN2.0协议与动力电池组的BMS(电池管理系统)通讯,采集电池的相关数据(电池电压、电池温度、电池充电状态等),为充电管理提供参考数值;通过RS232协议与计算机通讯,记录相关数据。试验框图如下图6所示。

基于DSP和CPLD的移相全桥软开关电源数字控制器

  图6 试验框图

  试验中充电方法采用典型的电池三阶段恒流方式,数字化充电电源输入为三相交流电,输出直流电压范围300V~720V,输出电流范围0~30A。

基于DSP和CPLD的移相全桥软开关电源数字控制器

  图7 电池充电试验曲线

  动力电池组采用电动车用镍氢动力电池组(由426只单体组成,标称电压511V),充电采用三阶段恒流充电方法。

  试验充电曲线如图7所示。数字化充电电源充电效率≥90%,稳压精度不大于1%,稳流精度不大于1%。

  4 结论

  经过数字化充电电源应用试验,本文设计的移相全桥谐振软开关数字控制器不仅实现了功率器件驱动、保护等主电路控制功能外,还提供了丰富的外部通讯接口(CAN总线:CAN2.0协议;串口通讯:RS232协议),以及外部设备控制功能,通过DSP和CPLD编程,实现不同类型功率模块、不同输出要求的开关电源数字化控制。

  本文的创新点在于利用DSP的强大数据处理功能和CPLD可编程特点,设计了具有数字化、智能化、通用性好的开关电源数字控制器,使得应用该数字控制器的开关电源具有很高的响应速度,能实现复杂的输出特性,如满足电池充电过程中针对不同的充电策略所要求的充电曲线等,因此具有较广的应用前景。

关键字:CPLD  DSP  FPGA  开关电源控制器 引用地址:基于CPLD的移相全桥软开关电源数字控制器

上一篇:基于DSP和CPLD的智能相机系统设计与研制
下一篇:基于CPLD的高压电力线FSK MODEM设计

推荐阅读最新更新时间:2024-05-02 20:44

基于FPGA的UART接口模块设计
  UART(UniversalAnynchronousReceiverTransmitter,通用异步接收发送器)是广泛应用的串行数据传输协议之一,其应用范围遍及计算机外设、工控自动化等场合。虽然USB传输协议比UART协议有更高的性能,但电路复杂开发难度大,并且大多数的微处理器只集成了UART,因此UART仍然是目前数字系统之间进行串行通信的主要协议。   随着FPGA的广泛应用,经常需要FPGA与其他数字系统进行串行通信,专用的UART集成电路如8250,8251等是比较复杂的,因为专用的UART集成电路既要考虑异步的收发功能,又要兼容RS232接口设计,在实际应用中,往往只需要用到UART的基本功能,使用专用芯片会造成
[嵌入式]
基于ARM和FPGA的靶场破片测速系统的设计
破片速度是战斗部爆炸效能*估的一个重要参数。传统的靶场破片测速系统多使用多路数据采集卡设置好的参数现场采集标靶的试验波形,试验完成后再交由计算机进行后期处理和解读以获取破片速度等参数。但随着军事科技的日新月异,靶场破片测速系统需要根据实际情况现场设置的参数越来越多,参数设置的灵活性越来越强,对系统工作的实时性要求越来越高;另一方面,战斗部爆炸试验在野外进行,条件恶劣,大型设备携带不便,以往的PC机+数据采集卡设计已经越来越不能满足靶场试验的要求。嵌入式系统具有功耗小、便携性好、稳定性高、实时性强的特点,近年来随着嵌入式技术的不断发展,把嵌入式技术引入靶场破片测速系统设计中,为靶场破片测速系统设计提供了一个新的思路。 本文设计
[嵌入式]
基于ARM和<font color='red'>FPGA</font>的靶场破片测速系统的设计
LSI DSP的多种型号介绍
目前 LSI 数字信号处理器系列在保持高效软件代码密度、低功耗和小尺寸前提下,提供了业界一流的信号处理性能。   DSP16000   DSP16000是一款16位的定点DSP内核,这是设计DSP16xxx器件时用到的一个构建块。DSP16000架构实现了极高的信号编码算法性能。这种高性能架构配合有效的设计实施方案,有助于推出成本极低、功耗极小的无线和多媒体应用解决方案。统一的存储器空间以及增强型任务管理功能不仅提高了产品灵活性,而且还实现了简便易用性。   DSP16410   DSP16410是一款16位的定点信号处理器,其采用专为通信基础局端应用优化的架构和指令集。DSP16410不仅集成了两个DSP16000双MA
[模拟电子]
英特尔发布全球最大容量的全新Stratix® 10 GX 10M FPGA
早前,多家客户已经收到全新英特尔® Stratix® 10 GX 10M FPGA样片,该产品是全球密度最高的FPGA,拥有1020 万个逻辑单元,现已量产。该款元件密度极高的FPGA,是基于现有的英特尔 Stratix 10 FPGA 架构以及英特尔先进的嵌入式多芯片互连桥接 (EMIB) 技术。其利用EMIB 技术融合了两个高密度英特尔 Stratix 10 GX FPGA 核心逻辑晶片(每个晶片容量为 510 万个逻辑单元)以及相应的 I/O 单元。英特尔 Stratix 10 GX 10M FPGA 拥有 1020 万个逻辑单元,其密度约为Stratix 10 GX 1SG280 FPGA 的 3.7 倍,后者为原英特尔
[嵌入式]
英特尔发布全球最大容量的全新Stratix® 10 GX 10M <font color='red'>FPGA</font>
基于FPGA的电子稳像系统的设计
电子摄像系统已广泛应用于军用及民用测绘系统中,但是效果受到其载体不同时刻姿态变化或震动的影响。当工作环境比较恶劣,尤其是在航空或野外操作时,支撑摄像机平台的震动会引起图像画面的抖动,令观察者视觉疲劳,从面产生漏警和虚警。所以在运行中,如何稳像成为十分重要的问题,特别是在长焦距、高分辨力的监视跟踪系统中更加突出。具璞蒿、实性性强、体积小巧等特点,得到更广泛的应用。 稳像系统的反应速度是电子稳像要解决的关键技术之一。传统的基于“摄像机-图像采集卡-计算机”模式的稳像系统、图像检测和匹配算法全部由计算机以软件方式实现。尽管当今计算机的性能很高,能够部分满足单传感器电子稳系统的实时处理要求,但在以下几个方面有着难以解决的问题:首先,
[嵌入式]
基于<font color='red'>FPGA</font>的电子稳像系统的设计
PCI总线和CPLD的任意信号发生器设计
随着通信、雷达技术的高速发展,稳定度高、信号种类多样、多种调制方式的高质量信号源的需求也越来越广。在电子设备的测量、电磁环境的模拟等应用中,需要能够方便快速地产生各种类型、参数的信号。所以,研究开发了这种基于计算机PCI总线和CPLD控制的任意信号发生器,在PC端对信号的各种参数进行设置,实时产生所需要的各种信号。实现了多种类型、参数信号之间方便快速的切换。   1 基本原理和系统主要框图   基于PCI总线和CPLD的任意信号发生器如图1所示,PC端的控制程序对信号的频率、相位等各种参数以及调制方式进行设置,通过PCI总线将所设置的各种参数信息传到CPLD中,CPLD根据预先编好的Verilog HDL程序,将PCI总线传来的
[嵌入式]
解析基于FPGA的智能控制器设计及测试方法
  1 引 言   随着市场需求的增长,超大规模集成电路的集成度和工艺水平不断提高,在一个芯片上完成系统级的设计已成为可能。FPGA固有的并行运算处理能力,使得它能够提供各种数字化所需要的大量复杂运算,适合于设计一些对处理速度和实时性要求较高的智能控制器。近几年,基于VHDL描述,FPGA实现的控制器设计研究比较活跃,如Torralba等人完成了4输入、12个隶属度、64条规则的模糊逻辑控制器的FPGA实现 ,Cirstea等人基于FPGA设计模糊控制器,成功的用于变速器的控制 。另外,由于FPGA设计的灵活性和通用性,使得基于FPGA的控制器开发效率高,成本低,上市时间短。   由于FPGA在智能控制器方面的大量使用,设计后的测试
[嵌入式]
8051、ARM和DSP指令周期的测试与分析
在实时控制系统中,选择微控制器的指标时最重要的是计算速度的问题。指令周期是反映计算速度的一个重要指标,为此本文对三种最具代表性的微控制器(AT89S51单片机、ARM7TDMI核的LPC2114型单片机和TMS320F2812)的指令周期进行了分析和测试。为了能观察到指令周期,将三种控制器的GPIO口设置为数字输出口,并采用循环不断地置位和清零,通过观察GPIO口的波形变化得到整个循环的周期。为了将整个循环的周期与具体的每一条指令的指令周期对应起来,通过C语言源程序得到汇编语言指令来计算每一条汇编语言的指令周期。 1 AT89S51工作机制及指令周期的测试 AT89S51单片机的时钟采用内部方式,时钟发生器对振荡脉冲进行2分频。
[单片机]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved