Altera发布Quartus II 9.0优化40nm设计

发布者:浅唱梦幻最新更新时间:2009-02-10 来源: 电子工程世界关键字:Altera  Quartus  FPGA  CPLD  HardCopy  Stratix  Arria 手机看文章 扫描二维码
随时随地手机看文章

继续致力于提高器件性能和设计人员的效能,Altera公司(NASDAQ: ALTR)今天发布Quartus® II软件9.0——业界领先的CPLD、FPGA和HardCopy® ASIC开发环境。9.0版全面支持Altera的收发器FPGA和HardCopy ASIC系列产品。这一最新版Quartus II开发环境进一步增强了功能,帮助客户以更低的工程投入,更迅速地将Altera®解决方案推向市场。

客户采用Quartus II软件9.0这一统一的设计环境,可以完成Altera CPLD、FPGA和HardCopy ASIC全系列产品的开发。最新版支持Altera新近发布的Stratix® IV GT和Arria® II GX FPGA。

Quartus II软件9.0版的新增功能包括:

•新的SSN分析器工具——提示设计人员在引脚分配期间可能出现的同时开关噪声(SSN)违规,更迅速地实现电路板设计,提高信号完整性。

•增强SOPC Builder——SOPC Builder的数据表发生器简化了硬件和软件工程师之间的信息传递,Quartus II软件进一步提高了效能优势。此外,SOPC Builder增强了GUI,大型系统显示更加清晰。

•亚稳态分析——提供工具来自动识别可能出现的亚稳态电路问题,自动报告平均故障间隔时间(MTBF),这些功能都集成在TimeQuest静态时序分析工具中。

•增强引脚规划器——引脚规划器提供新的时钟网络查看功能,帮助设计人员更好地管理时钟资源,提高效能和性能。

进一步提高了功能仿真支持

在发布Quartus II软件9.0的同时,Altera还推出了ModelSim® Altera入门版软件。这一功能仿真器针对Altera客户进一步增强了功能,替代了ModelSim Altera网络版软件,仿真速度提高了50%,支持所有的Altera器件,支持Linux和Windows Vista平台等操作系统。ModelSim Altera入门版软件集成在Quartus II软件订购版中,Quartus II网络版客户也可以免费使用该工具。
对于需要全功能仿真环境的设计人员,Altera现在专门为其提供ModelSim Altera版软件,该软件以前只能通过Quartus II软件订购获得。和ModelSim Altera入门版软件相比,ModelSim Altera版软件仿真速度提高了33%,对设计规模没有限制。

Altera软件、嵌入式和DSP市场资深总监Chris Balough评论说:“Altera一直致力于为工程师提供最全面的高效能软件环境。这一最新版Quartus II软件延续了我们在交付开发工具上的良好记录,不断缩短设计时间,提高器件性能。”

供货信息

现在可以下载beta版Quartus II软件9.0。2009年3月9号,Altera将发布Quartus II软件9.0产品版、ModelSim Altera版和ModelSim Altera入门版软件。Quartus II软件订户可以收到ModelSim Altera入门版软件,以及IP基本包的全部许可,它包括11个Altera最流行的IP (DSP和存储器)内核。

关键字:Altera  Quartus  FPGA  CPLD  HardCopy  Stratix  Arria 引用地址:Altera发布Quartus II 9.0优化40nm设计

上一篇:TMS320C542在脱机视频编/解码系统中的应用
下一篇:赛灵思推出全新下一代FPGA系列产品

推荐阅读最新更新时间:2024-05-02 20:45

基于CPLD器件XC9572实现巡线机器人运动控制系统的软硬件设计
1. 引言 1.1 巡线机器人 高压输路作为电力输送的主要方式,是国民经济的大动脉,其安全可靠的运行是社会生产和人民生活的重要保障。由于高压输电线路特殊的工作环境,输电线路上的各种设施容易损坏,因而定期进行高压输电线路的巡检是保证可靠的电力输送的重要基础。当前,输电线路的巡检方式以人工为主。但是由于输电线路多架设在崇山峻岭之间,加之野外环境比较恶劣,采用人工巡检的方式受到诸多的限制,这在很大程度上影响了对输电线路的及时维护,给电能的可靠输送埋下了安全隐患。机器人技术的发展为输电线路的自动巡检带来了可能。巡线机器人就是一类专门应用于输电线路巡检的机器人。输电线路巡检的主要任务是检查杆塔、导线、避雷线、绝缘子和金具的状态。这
[机器人]
采用图像传感器的CPLD视觉系统设计方法
采用图像传感器的CPLD视觉系统设计方法 搭建一种低成本的嵌入式视觉系统,系统由CMOS图像传感器、CPLD、ARM7微处理器以及SRAM构成。其中,CPLD识别时序,解决了图像采集系统存在的严格时序同步和双CPU共享一片SRAM的总线竞争问题;用Verilog语言编写Mealy状态机控制图像数据写入SRAM,多路数据选择器实现总线切换,避免了总线冲突。图像处理算法注重效率,基于ARM实现,系统最终工作速率为25帧/s。 关键词 OV6620 视觉系统 CMOS EPM7128 SLPC2214   目前,关于视觉系统的研究已经成为热点,也有开发出的系统可供参考。但这些系统大多是基于PC机的,由于算法和硬件结构的复
[工业控制]
采用图像传感器的<font color='red'>CPLD</font>视觉系统设计方法
OpenCV答题卡识别模拟-测评米尔ARM+FPGA异构开发板
前言 米尔基于ARM+FPGA异构开发板的SDK发布说明 米尔基于ARM+FPGA异构开发板,根据下图文件内容可以知道myir-image-full系统支持的功能,其支持OpenCV,也就不用在格外安装相关驱动包等,省了很多事情。 02. 米尔基于ARM+FPGA异构开发板软件评估指南 本文介绍了Python的基本操作,在文档中10.1开发语言支持。 03.米尔基于ARM+FPGA开发板历程路径 /usr/share/OpenCV/samples//usr/share/opencv4/samples/python/ 文件目录中有一些python程序。 04.米尔基于ARM+FPGA开
[嵌入式]
OpenCV答题卡识别模拟-测评米尔ARM+<font color='red'>FPGA</font>异构开发板
基于CPLD及DDS的正交信号源滤波器的设计
   1 引言   由于传统的多波形函数信号发生器需采用大量分离元件才能实现,且设计复杂,这里提出一种基于CPLD的多波形函数信号发生器。它采用CPLD作为函数信号发生器的处理器,以单片机和CPLD为核心,辅以必要的模拟和数字电路,构成的基于DDS(直接数字频率合成)技术、波形稳定、精度较高的多功能函数信号发生器。    2 系统设计   图1给出系统设计框图,该系统设计主要由CPLD电路、单片机电路、键盘输入液晶显示输出电路以及D/A转换电路和低通滤波器等电路组成。   2.1 频率合成器   该系统设计采用直接数字式频率合成DDS(Direct Digital Frequency Synthesis)技术,采用
[嵌入式]
基于<font color='red'>CPLD</font>及DDS的正交信号源滤波器的设计
基于FPGA的数字滤波器的设计与实现
在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,常用的数字滤波器有无限长单位脉冲响应(IIR)滤波器和有限长单位脉冲响应(FIR)滤波器两种 。对于应用设计者,由于开发速度和效率的要求很高,短期内不可能全面了解数字滤波器相关的优化技术,需要花费很大的精力才能使设计出的滤波器在速度、资源利用、性能上趋于较优。而采用调试好的IP核需要向Altera公司购买。本文采用了一种基于DSP Builder的FPGA设计方法,以一个低通的16阶FIR滤波器的实现为例,通过生成的滤波器顶层模块文件与A/D模块文件设计,在联星科技的NC-EDA-2000C实验箱上验证了利用该方法
[嵌入式]
麦瑞将预展首款直流-直流多模控制器
Marketwired 2014年3月12日美国加利福尼亚州圣何塞消息――高性能模拟和高速混合信号、局域网以及时钟管理和通信解决方案领域的行业领导者麦瑞半导体公司(Micrel Inc.)(纳斯达克股票代码:MCRL)今天宣布,将在2014年应用电力电子学会议及展会(APEC 2014)上预展MIC2111直流-直流多模控制器。该行业会议将于3月16日至20日在沃思堡会议中心举行。即将展出的器件能够在谷值电流模式或电压模式下工作。该控制器提供连接行业标准DrMOS的PWM信号。它还可以连接全分立式功率级,以提供大电流、低电压解决方案,为服务器、通信和网络市场提供需要核心电源轨的高性能电源。用户可以联络公司订购样品,MIC2111
[电源管理]
JTAG口及其对F1aSh的在线编程
随着嵌入式技术的发展,在一些高端的掌上设备中,都使用了Flash芯片,如Compaq的iPAQ、联想的天祺系列等产品。但对于研发人员来说,在开发阶段需要大量的程序调试,就意味着要对F1ash进行擦除和改写的工作,因此,如何对F1ash进行在线编程是问题的关键所在。本文介绍一种通过JTAG对Flash进行的在线编程方法。 1 JTAG简介 JTAG(Joint Test Action Group)是1985年制定的检测PCB和IC芯片的一个标准,1990年被修改后成为IEEE的一个标准,即IEEEll49.1-1990。通过这个标准,可对具有JTAG口芯片的硬件电路进行边界扫描和故障检测。 具有JTAG口的芯片都有如下JTAG
[嵌入式]
Efinix推出车规级集成RISC-V内核的FPGA
Efinix公司针对汽车行业推出了一系列具有32位RISC-V内核的FPGA器件,这些器件在多个方面展现出了其卓越的性能和适应性。 首先,Titanium Ti375 FPGA符合汽车标准,并已通过ISO26262认证,这是汽车制造商所重视的一项安全标准。它采用16纳米工艺制造,拥有高达100万个逻辑元件,以及一个四核32位RISC-V内核。这个内核具有一个强大的CPU,采用了具有多种扩展的ISA RISC-V 32,使得它在处理复杂任务时能够表现出色。此外,它还通过了AEC-Q100 1级认证,进一步证明了其在汽车应用中的可靠性和稳定性。 Titanium Ti375 FPGA还配备了多种接口和控制器,以满足汽车应用中的
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved