可编程逻辑不仅已是大势所趋,而且势不可挡

发布者:SereneDreamer最新更新时间:2009-07-07 来源: 赛灵思全球资深副总裁关键字:可编程逻辑  赛灵思  FPGA  VIRTEX-6  目标设计平台 手机看文章 扫描二维码
随时随地手机看文章

      今年是FPGA诞生25周年,也是我们赛灵思公司成立25周年,在这个特殊时刻,我有两点重要的讯息想与大家分享:第一个讯息是,我们终于看到,可编程逻辑器件已经成为一个不可阻挡的应用大趋势,而现在我们正处在这样的转折点上。第二个讯息是,为了推动这样一个大趋势,今年我们不仅可向客户提供VIRTEX-6和SPARTAN-6 FPGA工程样片,而且我们首次提出了目标设计平台的理念,以帮助客户更快地推出新的产品。

      目前可编程逻辑发展已经到了一个转折点,为什么这么说呢?有三个原因:第一是市场推动力;第二是目前大家所经历的经济态势;第三就是我们赛灵思在这一领域持续的技术创新。总结这三大因素使我们得出这样一个结论:可编程应用正当时。而且我们相信这个领域的发展将非常迅速,下面为大家分析一下到底存在着一些什么样的市场推动力。

      首先,我们看到市场所存在的二大主要的推动力量:第一大推动力是目前消费者需求变化相当之快。举个简单例子,现在每一年甚至每六个月消费者就要求换一台手机,或者换一台功能更加强大的MP3播放器。

      第二大市场推动力是消费者需要超高速的连接功能,目前人们希望任意时间和地点都存在这样一种高速连接性,通过它人们可以进行大量数据的传输,无论图片、数据、视频、还是音频。正是因为这种快速变化着的消费者的需求,使得我们所处的市场出现不断的变化,变得越来越细分和专业性,以前生产产品都是追求海量、高批量的生产,但是正是因为现在不断变化、不断细分和更加专业化的市场,导致产品的生命周期越来越短,这也就意味着像半导体公司和做系统的公司,也必须越来越快地把他们的产品推向市场。正是因为我们必须满足不断变化的市场需求,所以就要求厂家在产品上市的时间上要缩短,并且在产品开发周期上要加速,从而具备这种灵活性,这是我们成功的关键。

      第二个促使可编程技术势在必行的因素就是,我们每个人目前都经历着的经济危机,以及它带来的资金约束。我们来分析一下目前的经济形势。首先,美国的经济已经正式宣布进入衰退期,这导致了一个全球性的问题,对全体半导体和系统厂商都带来了影响。正是因为这样的一种背景,所有的投资人都开始重新思考和审慎自己投资项目,仔细分析自己投资的每一个美元是否能够带来应有的回报。

      之所以这些投资者要对自己的投资项目进行重新的思考,是因为目前IC产品的开发成本,这里尤其指的是ASSP的开发成本相当之高。举个例子,如果开发一个45nm的ASSP的产品,那么你的成本至少达到6000万美金,如果想获得更高性能和密度的话,想向32nm制程发展,这个时候产品开发成本就会达到1亿美金。正是因为在半导体行业这样一种新的成本结构,使得半导体厂商在一个新的产品开发项目的时候都会变得非常的谨慎。那么事实上,这样的一种情况不光是影响到了大型的IC厂商,对于那些小型的无厂化的厂家同样也带来了挑战。

      这样的一个经济状况会对一类半导体公司带来什么变化呢?首先,这些厂家都在精简晶圆厂,甚至发展成无晶圆厂的公司。我们来分析一下这些晶圆厂的成本,如果是45纳米的工艺,这样一个厂的成本会达到30亿美元,如果是32纳米会达到100亿美元,所以对这种大型投资,他们就必须先找到这个产品市场有多大,应用领域有多大。

      对于开发45纳米芯片的公司来说,它大约需要6000万美元的开发成本,对于二类厂商来说,一定要找到3亿美元规模市场,才能考虑对这样的项目进行投资。对32纳米芯片来说,开发成本需要1亿美金,因此其应用市场规模至少应该达到5亿美金。但是,目前的市场是由消费者驱动来发展的,而这个市场变得越来越细分,这种细分化市场上很难找到具有高需求量的这样的产品。

      我们再来分析一下目前二类的ASSP厂商,他们大部分市值都是小于他们存在银行里的现金,也就是说这些二类ASSP厂商他们每天运转都需要消耗大量的现金。那么我们再看一下更小规模的半导体公司的情况,也就是说第三类初创型公司面临的挑战,其实很多系统厂商都是依赖于这种小型半导体公司来为他们做IC产品设计。但是,从2000年一直到2008年,针对第三代初创半导体公司总额已经下降82%。08年的数字显示,只有两家这种类型的芯片公司得到总计1200万美元的投资,对于半导体公司而言1200万美元基本什么也做不了的。所以,对于那些依赖于这种类型的半导体公司的系统厂商而言,他们确实是面临着这样一个供应,在ASSP产品设计上供应的短缺,事实上这些系统厂商也同样面临初创型公司在金融方面的挑战。[page]

      那么,目前的经济态势对于系统客户将带来什么影响呢?首先这些系统厂商将不得不降低自己在产品开发方面的成本,他们希望用更少的钱做更多事情,而且不能任意对自己回报不大肯定的研发项目进行投资了。但是同时他们必须增强自己核心竞争力,要使自己产品具备这样的一种差异化,因此我们得出这样一个结论:ASSP这样一些半导体厂商已经不能满足这些系统客户的需求。

      传统的FPGA应用领域存在着几千种不同的应用。但是考虑到目前的经济状况,以及在不久的发展态势,我们发觉在ASSP和传统FPGA领域之间出现了一个市场的缺口,也就是这样的一些应用领域,对于那么ASSP的厂商而言,因为他们IC设计成本非常高,所以对于这些存在着一定潜力、但是他们又不能肯定的应用市场,他们是不愿意花钱投资的,所以这块是属于FPGA潜在发展的一些领域。由于ASIC开发成本非常高,因此其设计总量开始下降,所以就给我们可编程逻辑器件创造出了一个新的增长领域。

      刚才我们分析的是目前消费者所产生的市场推动力,以及整个市场目前面临的资金方面的制约因素,在赛灵思公司方面,因应这种需求和趋势,我们通过持续的技术创新,为客户带来两个全新VIRTEX-6和SPARTAN-6 FPGA系列,能够更好的帮助客户降低成本和提供高带宽性能,我们更重要的一个理念是配合VIRTEX-6和SPARTAN-6 FPGA提供应用就绪型的设计平台。

      两款新品能够为客户带来最高系统成本达60%的降低,同时降低功耗达65%,并减少开发时间50%,并提供超过每秒1个TB达到的带宽。我们相信通过为客户提供以上突破性的性能、功耗以及成本分析的效益,我们真正能够让客户进入这种可编程突破点的境界。

      那么,什么是应用就绪型的设计平台呢?我们希望我们能提供一个完整的目标设计平台给客户,而不仅仅是简单的FPGA产品,这样一个平台能够让我们的客户更早地开始、更快地结束他们产品的开发周期。我们的理念是,通过为客户提供基础开发板、基础IP、ISE设计套件、FMC子卡、以及针对特定应用领域的IP,为客户节省80%的开发时间,帮助系统厂商把自己的精力和金钱集中在余下的20%工作,也就是把赛灵思提供给他们东西集成在一起进行个性化定制,实现自己产品的差异化。我们目前主要针对的应用市场是平板显示器、监控摄像头、万兆以太网交换器、以及其它一些宽带应用。

      总而言之,目前对于所有IC厂商系统厂商而言,为了应对快速发展的市场,他们必须加快自己的产品设计周期,这一点对他们至关重要。还有对他们而言非常急迫的一点,考虑到目前的经济危机,他们必须更好的控制自己在投资方面的风险。考虑到这两个重要性和急迫性,赛灵思推出了全新的目标设计平台来解决我们客户面临的这两大挑战。

      赛灵思作为FPGA的发明公司,已经在过去25年积累了非常丰厚的行业技术经验,并且我们也有非常多知名公司大客户,在中国跟华为和中兴都有非常良好的关系。考虑到在过去25年的积累,可以看到我们业务、市场和客户都日趋多元化,目前有两万多名客户,所以我们对客户的理解是非常深刻的,这也是我们为什么推出这样一个全新的设计平台的原因。同样的在这25年中我们赛灵思在财务表现方面也是非常强劲的,在可编程市场份额我们达到50%,同时我们的现金流也非常健康。

关键字:可编程逻辑  赛灵思  FPGA  VIRTEX-6  目标设计平台 引用地址:可编程逻辑不仅已是大势所趋,而且势不可挡

上一篇:常见问答:关于ISE设计套件11.1
下一篇:ISE设计套件11.1版本简介

推荐阅读最新更新时间:2024-05-02 20:50

基于采用ARM+单片机+CPLD/FPGA设计方案
  0 引 言   传统的数据采集系统一般采用单片机,系统大多通过PCI总线完成数据的传输。其缺点是数学运算能力差;受限于计算机插槽数量和中断资源;不便于连接与安装;易受机箱内电磁环境的影响。这些问题遏制了基于PCI总线的数据采集系统的进一步开发和应用。因此,需要一种更为简便通用的方式完成采集系统和计算机数据的交互。   数据采集系统性能的好坏,主要取决于它的精度和速度。在保证精度的条件下应尽可能地提高采样速度,以满足实时采集、实时处理和实时控制的要求。实践表明,采用ARM 32位嵌入式微处理器作为控制器,用USB(通用串行总线)和上位机连接构成的数据采集系统能大大提高系统数据处理的能力,降低对PC机和接口速度的依赖。   
[单片机]
FPGA+DSP协同平台设计之调试技巧和注意事项
1 FPGA和DSP的隔离调试技术 作为双芯片的 协同 系统,调试的开始阶段需要对每个芯片进行单独测试。这种情况下就需要避免另外一个芯片对调试产生影响,比较好的办法就是让它停止工作。 对于FPGA芯片,如果没有进行配置,那么所有的管脚都处于高阻状态。由于高阻态没有驱动能力,所以不会对 DSP 产生直接的影响。但是在某些情况下,会产生间接的影响。 例如,很多 DSP 会在系统复位的时候读取某些地址信号来确定启动后的工作模式。如果这些信号连接到了FPGA的管脚上,那么上电后这些信号就会处于不确定的状态。如果处于错误的电平状态,就会对DSP产生很大的影响。 解决的办法就是通过上拉或者下拉电阻来保证这些处于高阻态的信号处于正常的状态,如
[电源管理]
<font color='red'>FPGA</font>+DSP协同<font color='red'>平台</font><font color='red'>设计</font>之调试技巧和注意事项
FPGA实现数据远距离的高精度传输
摘要:详细阐述一种利用交错编码的思想,来改远距离通信质量的新设计。设计由FPGA芯片实现,能很方便加载到各种单片机有线或无线通信系统的收发接口中。通过对发、收信息的编、解码处理,增强信息在传输过程的抗干扰能力,以达到远距离高精度传输目的。 关键词:FPGA 远距传输 高精度 交错 编码 解码 1 意义 简单的多机间数据通信在我们的设计中很普遍,一般情况下数据传输距离很短,不会超过百十m,因此仅采用双绞线加RS232或RS485标准就可以有效传输。但有时多机之间的距离也会很远,如我们所设计的一个气象项目,就要求子站遍布在基站1km范围内。因此在考虑成本、不增加很多设备的前提下,有效防止噪声干扰,保证子站与基站的数据高精确传输就很重要。
[半导体设计/制造]
基于FPGA的雷达脉冲压缩系统设计
脉冲压缩技术是指对雷达发射的宽脉冲信号进行调制(如线性调频、非线性调频、相位编码),并在接收端对回波宽脉冲信号进行脉冲压缩处理后得到窄脉冲的实现过程。脉冲压缩有效地解决了雷达作用距离与距离分辨率之间的矛盾,可以在保证雷达在一定作用距离下提高距离分辨率。 线性调频信号的脉冲压缩 脉冲压缩的过程是通过对接收信号s(t)与匹配滤波器的脉冲响应h(t)求卷积的方法实现的。而处理数字信号时,脉压过程是通过对回波序列s(n)与匹配滤波器的脉冲响应序列h(n)求卷积来实现的。匹配滤波器的输出为: (1) 依据式(1)的实现方法叫做时域相关法。根据傅里叶变换理论,时域卷积等效于频域相乘,因此,式(1)可以采用快速傅里叶变
[应用]
MSS+ACE+FPGA=灵活的控制系统
  爱特公司(Actel) 日前推出了世界首个智能型混合信号FPGA器件SmartFusion并已投入批量生产。SmartFusion的FPGA架构包括基于ARM Cortex-M3硬核处理器的完整微控制器子系统(MSS),以及可编程Flash模拟模块(ACE)。SmartFusion器件能让嵌入式产品设计人员使用单芯片便能轻易构建所需要的系统,获得全部所需功能,而且无需牺牲产品性能。      SmartFusion提供了构建高度灵活的smartgrid传感器所需的资源,并具有更大的灵活性和更小的封装尺寸。片上集成嵌入式ARM处理器,意味着ARM Cortex-M3处理器在广泛的应用中的快速发展,SmartFusion的用户不但
[嵌入式]
MSS+ACE+<font color='red'>FPGA</font>=灵活的控制系统
基于SoC FPGA的异步全彩LED显示解决方案
简介 本文分析了市场上常见的异步全彩LED显示控制方案,提出了基于京微雅格SoC FPGA的针对门楣广告应用的优化解决方案。在单主控的情况下实现了高灰度,高刷新的异步全彩LEDLED显示屏市场概况    全彩LED显示被普遍应用于户外及室内的大型广告、舞台背景等场合(大多是同步显示),随着价格的下降,全彩LED显示已经开始被使用于门楣广告(异步显示)。当前门楣广告一般采用单双色LED显示,市场需求大。与单双LED相比,全彩LED能够展现更丰富的内容,如真彩图片、动画、视频等,全彩LED显示将是门楣广告屏的发展趋势。 市场流行方案的介绍 目前市场上比较流行的方案有以下几种: ①ARM-Cortex-A8+FPGA解决方案
[电源管理]
基于SoC <font color='red'>FPGA</font>的异步全彩LED显示解决方案
基于DSP和FPGA的高精度数据采集卡设计
引言 当前,许多领域越来越多地要求具有高精度A/D转换和实时处理功能。同时,市场对支持更复杂的显示和通信接口的要求也在提高,如环境监测、电表、医疗设备、便携式数据采集以及工业传感器和工业控制等。传统设计方法是应用MCU或DSP通过软件控制数据采集的A/D转换,这样必将频繁中断系统的运行,从而减弱系统的数据运算能力,数据采集的速度也将受到限制。本文采用DSP+FPGA的方案,由硬件控制A/D转换和数据存储,最大限度地提高系统的信号采集和处理能力。 系统结构 整个采集卡包括信号调理、数据采集、数据处理和总线接口设计。系统结构如图1所示。 图1 系统结构框图 本文设计了具有信号衰减、增益放大和滤波等功能的
[应用]
可编程逻辑控制器 (PLC) 中的梯形逻辑
  本文介绍了用于对 PLC 进行编程的编程语言梯形图逻辑,并展示了其功能的示例。   梯形图,更好地称为梯形逻辑,是一种用于对 PLC(可编程逻辑控制器)进行编程的编程语言。本文将简要介绍什么是梯形逻辑,并通过一些示例说明其功能。   可编程逻辑控制器或 PLC 是用于执行控制功能的数字计算机,通常用于工业应用。在可用于对 PLC 进行编程的各种语言中,梯形图逻辑是一种直接模仿机电继电器系统的语言。   它使用在代表系统电源的两个垂直条之间布置的长梯级。沿着梯级是触点和线圈,仿照机械继电器上的触点和线圈建模。触点充当输入,通常代表开关或按钮;线圈表现为输出,例如灯或电机。   不过,输出不一定是物理的,可以代表 PLC 内存
[嵌入式]
<font color='red'>可编程逻辑</font>控制器 (PLC) 中的梯形逻辑
小广播
热门活动
换一批
更多
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved