加入13个新模块,其中包括使用GTX I/O的全新高速外围设备模块
2013年1月28日,加利福尼亚州圣何塞 – 全球领先的快速SoC原型验证解决方案提供商S2C Inc.今日宣布:为提高SoC原型开发速度,其日渐扩大的预制硬件和软件组件库,将加入13款最新的Prototype Ready接口卡和配件。凭借这些新模块,用户可使用多种不同的接口(例如PCIe、千兆以太网、HDMI、LCD和双A9 ARM处理器)进行SoC原型设计,并通过S2C的Virtex-7 TAI Logic Module系列快速搭建SoC/ASIC原型验证平台。这些预制解决方案可以让用户将全部精力放在原型开发上,无需再重新创建已经被S2C实现和验证过的解决方案。
“我们的Prototype Ready库中加入这13个新成员后,我相信我们目前所掌握的快速SoC/ASIC原型验证平台专用接口卡和配件将是世界上范围最广的,特别是对于使用最新Xilinx Virtex-7 FPGA设计的原型验证平台来说。”S2C的CEO Toshio Nakama表示。“我们所涉及的全新V7 TAI Logic Module系列可兼容我们上一代的各类平台,这就保证我们庞大的Prototype Ready 接口卡和配件库可以重复利用。现有用户还可轻松的重新利用自己当前的Virtex-5和Virtex-6原型验证环境,同时也可升级到最新的Virtex-7 2000T FPGA。”
最新发布的Prototype Ready接口和配件模块包括:
· 2频道千兆位以太网PHY接口模块
· 4通道 PCIe Gen2 GTX 模块
· SMA GTX模块上的4频道收发器
· Xilinx Zynq ZC702接口模块
· 双通道基于SO-DIMM的1GB DDR3内存模块
· HDMI输出器接口模块
· 嵌入式外围接口模块A型
· 嵌入式外围接口模块B型
· V型互连模块
· HQ型互连模块
· D型I/O电压转换模块
· GTX I/O测试模块
· 电源扩展模块
作为最新的Prototype Ready接口模块类型,目前,高速外围设备被设计出来以利用在Virtex-7 FPGA上的千兆位收发器,GTX I/O。这些全新的高速外围设备模块可支持多达8路GTX I/O(用于高速连接)以及12路单端I/O(用于控制信号)。目前,这一类型中有3种模块: x4 Gen2 PCIe、SATA 和 SMA。
S2C目前已拥有6个类型的Prototype Ready库,60余种各类型模块。下表列出了全部6个类型。完整列表请访问S2C网站。
Prototype Ready Categories |
Example Interfaces & Accessories |
General Peripherals |
USB, PCIe, PCI, Gigabit-Ethernet, AD/DA, Mictor, D-MAX |
High-Speed GTX Peripherals |
x4 Gen2 PCIe, SATA, SMA |
ARM Processors |
Zynq Dual Cortex A-9, ARM1176, ARM926 |
Memory Modules |
2GB DDR2, 2/4GB DDR3, 2 Channel DDR/DDR2/DDR3, SRAM, No Bus Latency SRAM, 2 Channel NOR Flash, SPI Flash, SD Card |
Embedded & Multimedia |
HDMI, DVI, Processor Peripheral, TV Encoder, TV Decoder, Audio, VGA, LCD, ARM JTAG |
Expansions & Accessories |
Global Clock Management, I/O Level Shifter, Interconnection Boards, Interconnection Cable, Connectors, Connector Spacers, Download Cable |
关键字:S2C FPGA Xilinx Virtex
引用地址:
S2C宣布为Virtex-7 2000T FPGA的快速ASIC原型验证系统组建当前最大规模的Prototype Ready接口库
推荐阅读最新更新时间:2024-05-02 22:32
基于FPGA的IEEE-1394b双向数据传输系统设计
随着IEEE Std 1394-1995技术的高速发展,IEEE 1394已经成为众多电子设备基本的外部接口。然而,要进一步扩展它的适用领域,就必须克服其接口被限制工作在较短距离以及不适用于较高数据传输率的缺陷。IEEE Std 1394b-2002作为其修订版本支持800 Mb·s-1传输速率,且中继距离长达100m。它将原来的DS(Data-Strobe)编码方式改进为8B/10B编码方式,这对于1394性能的改进起着决定性作用。同时,1394b是向下兼容的,也就是说同一个电路既可以选择使用DS编码也可以选择使用8B/10B编码。 现在符合1394b标准的链路层和物理层控制芯片都遵循1394 OHCI(开放式主机控制接
[嵌入式]
一种基于FPGA的数字复接系统的设计与实现
引言 数字通信网中,为扩大传输容量和提高传输效率,常运用数字复接技术,将若干低速码流合并成高速码流,通过高速信道传送。而以往的PDH数字复接系统大多采用模拟电路或传统ASIC设计,电路复杂庞大且受器件限制,灵活性和稳定性都很低,系统的调试修改难度也很大。近年来可编程器件的应用日益广泛,使用较多的是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。FPGA器件性能优越,使用方便,成本低廉,投资风险小,使用FPGA设计可以完全根据设计者需要开发ASIC芯片,可方便地反复编写和修改程序,即使制成PCB后仍能进行功能修改。本文将着重介绍运用FPGA技术实现基群与二次群之间复接与分接系统的总体设计方案。 数字
[嵌入式]
基于TBUF总线宏的FPGA可视化设计
引 言
FPGA动态局部可重构技术是指允许可重构的器件或系统的一部分进行重新配置,配置过程中其余部分的工作不受影响。动态局部可重构缩短了重构的时间,减少了系统重构的开销,提高了系统的运行效率。局部动态可重构技术中通常将系统划分为固定模块和可重构模块。可重构模块与其他模块之间的通信(包括可重构模块和固定模块之间、可重构模块和可重构模块之间)都是由总线宏实现的。
动态可重构技术在FPGA中的实现是Xilinx公司首先提出的,并且提供了相应的开发工具和开发流程。他们从Virtex系列器件开始支持动态可重构技术,同时他们提供了现成的总线宏文件给动态可重构系统开发者使用,但是它们提供的总线宏设计与软件版本的兼容性很差。X
[嵌入式]
基于模块化设计方法实现FPGA动态部分重构
介绍了Xilinx FPGA 的配置原理和 FPGA 模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少。 随着可编程技术的不断发展,FPGA被广泛应用于 电子 设计的各个领域。新的设计思想和设计方法也被不断的提出和应用,如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统,其时序逻辑的发生,不是通过调用芯片内不同区域不同逻辑资源的组合来实现,而是通过对具有专门缓存逻辑资源的FPGA,进行局部和全局芯片逻辑的动态重构而快速实现。动态可重构FPGA
[电源管理]
基于FPGA的数字交换系统的设计与实现
专用交换机过于强大专业的功能,以及昂贵的价格,并非小型建网的理想选择;同时,传统的PBX的模拟交换方式存在着失真大、欠灵活以及随规模增大而复杂度剧增的不足。本文提出的方案,有别于常用PBX的模拟交换,是一种适用于一定规模局域网的数字交换机。FPGA的使用在保证了性能提高的同时,在复杂度和扩展性方面也有了明显的改进。 一 、系统结构 本系统实现了带有16路内线电话、同时具备4路外线接口的数字交换机,系统结构如图1。 (1)用户接口及PCM编码部分 用户接口电路选用IDT公司的821611芯片,该芯片与编码芯片IDT821034配合良好。用户线各对应一片821611,四路用户接入一片821034(可调增益的四路PCM编码
[应用]
这家 FPGA 都准备好了!
FPGA 向来是高大上的形象,即便在人工智能火热的今天,围绕 FPGA 讨论的焦点也集中在云端的加速,与之相提并论的,更多是以高性能计算见长的 GPU、CPU、DSP。 但是,有家公司,却专注在“网络边缘端”,将产品布局在适于低功耗运行的低密度 FPGA 上,其全新的毫瓦级功耗 FPGA 解决方案 —— Lattice senAI ,为机器学习推理在大众市场物联网应用中实现快速部署创造机遇, 且听莱迪思半导体亚太区资深事业发展经理陈英仁娓娓道来。 莱迪思半导体亚太区资深事业发展经理陈英仁 快速兴起的网络边缘计算 提及 AI 或智能计算,我们更多会想到“云端的加速”。但并非所有应用都将在云端运行。莱迪思《加
[物联网]
350亿个晶体管、900万个系统逻辑单元,赛灵思最大FPGA出炉
领先的FPGA供应商Xilinx宣布,推出全球容量最大的FPGA产品——Virtex UltraScale+ VU19P。 据介绍,这个使用台积电16nm工艺打造的FPGA拥有350亿个晶体管、900万个系统逻辑单元、每秒高达1.5 Terabit的DDR4存储器带宽、每秒高达f 4.5 Terabit的收发器带宽和过2,000个用户I/O。 这个有史以来单颗芯片拥有最高逻辑密度和最大I/O数量的FPGA能够为未来最先进ASIC和SoC技术的模拟与原型设计提供支持;同时,也将广泛支持测试测量、计算、网络、航空航天和国防等相关应用。 尤其是在对人工智能 (AI)、机器学习 (ML)、视频处理和传感器融
[嵌入式]
基于FPGA的混沌信号发生器设计与实现
提出基于FPGA设计混沌信号发生器的一种改进方法。首先,采用Euler算法,将连续混沌系统转换为离散混沌系统。其次,基于IEEE-754单精度浮点数标准和模块化设计理念,利用Quartus II软件,采用VHDL和原理图相结合的方式设计混沌信号发生器。最后,在FPGA实验系统上进行实验,在示波器上显示了混沌吸引子的相图及时域混沌信号。由于采用了基于数据选择器的面积优化方法,复用耗费逻辑资源较多的浮点运算模块,大大减少了混沌信号发生器所占用的FPGA逻辑资源。实验结果证明了该方法的有效性和通用性。 0 引言 用分立元件的模拟电子电路产生混沌信号是目前最常用的方法 ,但元器件容易老化,系统改变不灵活,因此人们考虑能否使用数字器
[测试测量]