TSV产值2013年可达140亿~170亿美元

最新更新时间:2009-10-12来源: Digitimes关键字:TSV  SiP  3D封装 手机看文章 扫描二维码
随时随地手机看文章

  国际半导体展(Semicon Taiwan 2009)的3D IC论坛近日热闹展开,日月光集团研发处总经理唐和明再次强调未来3年后3D IC技术将会进入成熟阶段,3D系统级封装(SiP)和3D系统单芯片(SoC)可望相辅相成。很多封装方式可以藉著矽穿孔(Through Silicon Via;TSV)降低成本、增加传输速度,研究机构Gartner预估TSV全球产值到2013年可望达到140亿~170亿美元,届时将有5~6%的全球装置采用。

  在1日的3D IC前瞻科技论坛中,现场座无虚席,显示不少业界人士对于先进的封装技术相当有兴趣。担任开场演讲的日月光集团研发处总经理唐和明表示,过去几年来,3D IC的技术发展迅速,现今3D IC的时代已经来临,包括镜头模块用影像传感器已导入3D IC,并开始量产,预期未来到2012~2015年此技术将会扩及到CPU、基频IC、手机芯片IC等领域,在此3年内3D IC的技术将会进入成熟阶段。

  唐和明表示,随著消费性电子产品走向轻薄且功能复杂化,但晶粒的设计却不能无限放大。以台北信义区土地为例,在有限的土地面积上,可以兴建101的世界高楼,3D IC的设计就是立体堆叠的概念。把晶粒磨得很薄之后,在上面放上1、2颗的IC,可达到体积缩小、功能放大的效果。随著摩尔定律放缓,SoC技术会继续走下去,而SiP应用也会愈來愈多,2者会相辅相成。

  随后接棒发表演说的Gartner半导体研究的首度分析师Mark Stromberg表示,有很多封装设计可以藉TSV以达到最佳电讯传输效率。结合TSV技术在晶圆厚度方向的优点,3D IC SiP封装技术不仅产品上市时间快于SoC,也可提供与SoC互相搭配的封装解决方案。

  Stromberg并预估TSV到2013年的全球产值约140亿~170亿美元,占全球装置市场的比重约5~6%,其中到2013年存储器应用TSV的产值约40亿~50亿美元。目前采用TSV最大宗的装置应用为微机电(MEMS)和影像传感器,预期到2010年采用范围可以扩大至DSP、NAND Flash、DRAM、RF和通讯IC等,2011年将可延伸到绘图芯片、电源供应器和功率放大器等。

  Stromberg认为,TSV目前仍面临多方挑战,包括测试、3D CAD Tools、材料、设备等,但这也是另一波的商机。他预估TSV设备2013年产值约为12亿美元。

关键字:TSV  SiP  3D封装 编辑:冀凯 引用地址:TSV产值2013年可达140亿~170亿美元

上一篇:打造世界级半导体封测企业
下一篇:ARM发布45纳米SOI测试结果最高节能40%

推荐阅读最新更新时间:2023-10-12 23:15

Nordic nRF9160 SiP为West Group提供强大的数据处理能力
Nordic Semiconductor宣布总部位于日本东京的能源解决方案企业West Group,选择具有整合式LTE-M/NB-IoT调制解调器和GPS的nRF9160低功耗系统级封装(SiP)组件组件,来作为其PCS 监控系统(PCS Monitoring System, PMS)蜂巢式物联网联机的解决方案。这款由IoT通讯方案商和系统整合商康晤企业(Creative5 Inc.)所开发的PMS系统,能够从远程收集商用、自用的太阳能装置的运行数据,并透过云端进行分析。 PMS在运作时,会接收太阳能电池板中的电力转换系统(power conversion system, PCS)传送来的数据,以及接收来自太阳照度、地
[网络通信]
Nordic nRF9160 <font color='red'>SiP</font>为West Group提供强大的数据处理能力
SiP封装崛起,CAPCON华封科技助力国内厂商加速了突围
长期以来,摩尔定律一直引领着半导体行业的发展和进步。根据摩尔定律演进,当价格不变时,集成电路上可容纳的元器件的数目,每隔 18-24 个月便会增加一倍,性能也将提升一倍。 从 1987 年的 1um 制程到 2015 年的 14nm 制程,集成电路制程迭代一直符合“摩尔定律”的发展。但 2015 年以后,随着集成电路制程工艺逐步接近物理尺寸的极限,先进制程的提升遇到了瓶颈,7nm、5nm、3nm 制程的量产进度均落后于预期,摩尔定律演进放缓,集成电路行业也进入了“后摩尔时代”。 “后摩尔时代”制程技术难以突破,业内纷纷寄希望于先进封装来延续摩尔定律,通过先进封装技术提升芯片整体性能成为了半导体行业的技术发展趋势。 SIP系统级封装
[手机便携]
用于SIP系统的三维多层LTCC延迟线设计
  1 引言   低温共烧陶瓷(LTCC)是用于实现高集成度、高性能电子封装的三维多层封装技术。在微波、毫米波系统中,可广泛应用于多芯片模块(MCM)电路设计中。在三维MCM系统集成技术中,LTCC技术集高密度多层互连、内埋无源元件和气密性封装于一体,使多种电路封装在同一多层结构中,可集成数字、模拟、RF/微波电路,这些优点使其成为实现系统级封装(SIP)的首选技术。   在瞬时测频、测量仪器及高速数字电路等领域中,宽带微波延迟线是关键部件,其性能指标主要取决于延迟线的长度和相位精度。传统的延迟线一般用同轴电缆实现,不仅体积庞大,而且制作过程引入许多人为因素,一致性较差,对后级电路处理带来不良影响。也有采用平面弯折的带线结构来实现
[电源管理]
用于<font color='red'>SIP</font>系统的三维多层LTCC延迟线设计
标准未定,SIP先进封装进入了混战时代
随着5G、AI等新兴应用市场爆发,不同的应用需要功能越来越多,集成的器件也更加繁杂,面对这种高复杂度的集成,先进封装成为主流的技术方向,SIP也是当前最受业内各界关注的技术之一。 在此情况下,几乎全球大大小小的半导体和下游产业链厂商都在加码先进封装技术,尽管业内最顶尖的技术把握在台积电、英特尔、三星等巨头的手中,但标准未定,无论是芯片设计企业、IDM、晶圆厂、封测厂、基板厂、模组厂、系统厂都能从中看到机会,并相继对SIP封装技术展开布局,先进封装也逐渐进入了混战时代。 晶圆级封装技术获利能力不强 集微网从业内了解到,SIP目前大致可分为晶圆级封装技术(WLCSP)和基板级封装技术,其中晶圆级封装技术是为了适应芯片的小型化,可以
[手机便携]
SiP—解锁芯片潜力的一把钥匙
作为“超越摩尔”的特制化技术,SiP(系统级封装,System in Package)将在5G这座巨大的“冰山”下,悄然推动封装产业的板块运动。来自威尔邦的Steven Lang介绍了SiP 的强大之处以及最关键的底部填充材料的重要性。 SIP vs SOC 首先,与SoC相同的是,SiP是在SoC设计理念基础发展出来的一种 IC 封装技术,指将多颗芯片或单芯片与电阻器、电容器、连接器、晶振、天线等被动组件封装在一起,构成更为一个具有一定功能的电路系统。其架构中一般都会包含逻辑组件、内存组件等。 而与SoC不同的是,SiP是从封装的角度出发,以并排或叠加的封装方式,将多种功能芯片,包括处理器、存储器等集成在一个封装内,
[半导体设计/制造]
<font color='red'>SiP</font>—解锁芯片潜力的一把钥匙
基于LabVIEW的SIP系统仿真的设计与实现
将虚拟仪器的概念引入大亚湾核电站的SIP系统的仿真,利用计算机仿真技术参与其系统设计有助于缩短设计周期,降低设计费用和提高设计质量,基于这些优点利用LabVIEW进行了SIP系统的虚拟仿真设计,目前已经取得了预期的效果,主要以SIP系统的RCP10通道为例进行详细地仿真设计介绍。 过程仪表系统(法文简称SIP系统)作为核岛系统的一部分,其作用是接收来自现场过程测量仪表的模拟信号(包括压力、水位、流量、温度、转速等),然后根据设计要求对现场模拟信号进行处理,再送到相关系统和设备进行显示、记录和处理。从一定意义上讲,SIP系统在仪控系统中处于承上启下的地位。SIP系统的故障是隐蔽的,但是,SIP作为反应堆广义保护系统的一个重要组成
[测试测量]
基于LabVIEW的<font color='red'>SIP</font>系统仿真的设计与实现
日月光冲SiP业务 未来超越封测本业
    半导体封测龙头日月光(2311)昨举行法说会,预估本季封测营收将季增1~5%,电子制造代工部分更大增逾25%,下季营运仍看涨。日月光营运长吴田玉表示,下半年的年增动能将比上半年更好,值得一提的是,投入长达5年之久SiP业务将展现成果,未来几年后将超越封测本业,请大家「拭目以待」。 吴田玉指出,半导体产业为了「超越摩尔定律」,SiP(System in Package,系统级封装)、2.5D与3D晶片封装是势在必行,尤其现在的行动装置需放入射频/无线通讯、微机电系统(MEMS)、光学等功能,更需要SiP进行整合,日月光的研发团队已投入5年时间,并结合环电的制造能力,创造出全新的营运模式,今年SiP将小有成就,第4季将可见到
[手机便携]
更上一层楼:单片型3D芯片集成技术与TSV的意义与区别简述
尽管晶体管的延迟时间会随着晶体管沟道长度尺寸的缩小而缩短,但与此同时互联电路部分的延迟则会提升。举例而言,90nm制程晶体管的延迟时间大约在 1.6ps左右,而此时互联电路中每1mm长度尺寸的互联线路,其延迟时间会增加500ps左右;根据ITRS技术发展路线图的预计,到22nm制程节点,晶体管的延迟时间会达到0.4ps水平,而互联线路的延迟则会增加到1万ps水平。 对晶体管而言,晶体管的尺寸越小则运行速度也越快,但与此同时,互联层线路的电阻则会随着线路截面积的缩小而增大。表面散射现象,晶界散射现象,和扩散势垒层(这里指防止互联层金属材料相互扩散而制成的扩散阻挡层)电阻值的不断增加,是导致互联层RC延迟增加的主要原因。
[手机便携]
更上一层楼:单片型3D芯片集成技术与<font color='red'>TSV</font>的意义与区别简述
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved