SpringSoft发表自动化定制数字IC布局与绕线工具

最新更新时间:2010-03-15来源: EEWORLD关键字:SpringSoft  EDA 手机看文章 扫描二维码
随时随地手机看文章

      专业IC设计软件全球供货商SpringSoft, Inc.今天发表了两项全新产品,克服定制芯片设计与日俱增的挑战。在运用自有Laker™系统实现自动定制设计的专业能力基础上,SpringSoft发表了Laker定制行布局器(Laker Custom Row Placer)与Laker定制数字绕线器(Laker Custom Digital Router)。这两项工具与Laker系统(Laker Custom Layout Automation System)完全兼容,让设计人员能够在单一的定制IC版图环境中工作,高效率地执行混合信号或定制数字设计中定制单元与标准单元的布局与绕线作业。

      如同既有的Laker系统一般,全新工具完全遵循业界标准OpenAccess (OA)数据库的规范,为设计人员提供真正具备相互操作性的平台,为自己的定制IC设计流程开发异质工具环境。全新的布局与绕线解决方案已经为具有定制数字与混合信号区块的定制IC布局作优化,不必手工布局或将设计数据导出至传统的数字布局与绕线工具。这个解决方案也能实现定制数字区块的精准设计,满足关键的尺寸与功耗需求,远超过一般自动化布局与绕线工具所能达成的数倍之遥。

      SpringSoft Laker系统产品营销处长Duncan McDonald表示:「混合信号芯片具备多变本质 – 在混合信号区块、更小的面积中,更进一步混杂数字与模拟并且更广泛地运用数字标准单元,而且效能需求与低功耗限制更高 – 需要更高效率而且完善整合的定制IC设计作法。这些全新工具建立在本公司Laker系统中定制IC设计技术的殷实基础之上,而且为设计的数字部分更进一步新增高效率自动化。」

Laker定制行布局器

      在数字区块的布局方面,Laker定制行布局器支持标准单元与定制单元设计(包括倍高单元);运用专利的自动化技术来执行累进式选择与布局,还有固有的重复功能可以封装布局区块;并运用堆栈公用程序实现数据路径式布局(datapath-style placement)。行布局器也具备能够帮助绕线的丰富功能,能够执行行捕捉(row snapping)与重迭删除(overlap removal)还有扩散分享(diffusion sharing),实现面积的最小化。

      Laker定制行布局器与定制数字绕线器与Laker版图系统完善整合,为用户提供最完整的编辑功能,例如对准与分配(alignment and distribution)、边界更新(boundary update)与重迭检查(overlap check)。定制行布局器也为定制数字绕线器执行透明的数据准备,并使壅塞减到最低限度。虽然定制行布局器并非时序导向,但可以完成布局最短线路长度的功能。

Laker定制数字绕线器

      Laker定制数字绕线器以数字设计部分(少于50K单元)为目标,并非时序导向。直接在Laker数据库中,或在OpenAccess中完成绕线工作,并且支持LEF/DEF汇入与导出功能。初始版本支持40纳米规则,未来的版本将支持28纳米规则。

      Laker定制绕线器综合了网格线式(gridded)与形状式(shape-based)绕线技术;能够不按网格线(off-grid)来连接不按网格线排列的脚位,还可以运用形状式绕线技术来修正违反设计规则的任意部位。这个绕线器支持3D广域绕线,也具备壅塞分析地图与显示器;与定制行布局器联动以确保在实务上能够绕线的布局;拥有全套修正公用程序,例如支持行尾空白(end-of-line spacing)、最小边缘/最小面积、封闭边缘(enclosure edge)与绕线后优化(post-route optimization);也能够执行独立的绕线后DRC验证,提供错误检视方便找出DRC违反。

关键字:SpringSoft  EDA 编辑:冀凯 引用地址:SpringSoft发表自动化定制数字IC布局与绕线工具

上一篇:Altium大中国区CEO沈宇豪: 助力中国设计
下一篇:Tensilica发布第三代钻石系列标准处理器

推荐阅读最新更新时间:2023-10-12 23:18

EDA 领先企业与MIPS科技结盟 支持MIPS最新高性能MIPS32 74K 内核系列
Cadence、Magma、Mentor 和 Synopsys 四家公司首批宣布为下一代 74K 内核开发设计流程 为数字消费和商业应用提供业界标准处理器架构及内核的领先供应商 MIPS 科技(纳斯达克交易代码:MIPS)今天宣布,EDA 行业的领军企业—— 包括 Cadence Design Systems、Magma Design Automation、Mentor Graphics 以及Synopsys公司在内的四家公司,将与 MIPS 科技携手合作,为其新型高性能MIPS32 74K 内核系列产品提供 EDA 软件与工具支持。近期,MIPS 科技公司刚刚发布了其下一代处理器 74K 系列,该系列为业界第一款完全可合成
[焦点新闻]
利用EDA仿真软件设计一种短波超宽带双鞭天线
天线作为通信设备的前端部件,对通信质量起着至关重要的作用。随着现代军事通信系统中跳频、扩频等技术的应用,寻求 天线 的宽频带、全向性、小型化、共用化成为天线研究中一个重要课题。 单纯依靠天线的结构设计难以满足上述要求。人们采用多种措施来改善天线的性能,加载就是适应这种小型化天线的典型技术。使用天线宽带匹配网络,则是进一步改善天线宽频带技术的一种有效技术。 本文以120~520MHz工作频率为例,根据限定的天线结构数据,选择合适的加载位置,利用软件优化,得到了合理的加载值和优化的匹配网络。 1 天线及匹配网络模型 天线 的模型如图1所示,加载方式采用无耗并联LC电路。匹配网络位于天线底部,采用混合型网络,如图2所示。 2
[电源管理]
利用<font color='red'>EDA</font>仿真软件设计一种短波超宽带双鞭天线
EDA公司该怎么办
“以前,大家关注的更多是系统本身性能,现在更多则是追求应用体验,这就需要各个环节一起做配合和全局优化。比如针对王者荣耀这款游戏,大家都做了很多的优化,包括计算,CPU和GPU的融合,服务器优化等等。”Cadence中国区总经理徐昀表示。 Cadence中国区总经理徐昀 芯片设计行业发生了哪些改变? 如徐昀所述,目前这种多层次从终端到移动端的全局优化才能实现系统的差异,这种改变也驱动了整个体系的开发模式的变化,“传统模式是软硬件分别开发,与此同时在通用硬件的基础上执行设计虚拟化,而全新模式是软硬件共同开发,以应用为导向进行开发。”徐昀指出。 徐昀观察到,在这种全新的设计方法学下,很多发展趋势是由系统或应用供应商
[半导体设计/制造]
<font color='red'>EDA</font>公司该怎么办
北京市芯片补贴来了,重奖首轮流片和EDA采购
据北京市人民政府23日官网消息,北京市经济和信息化局北京市财政局关于发布《2023年北京市高精尖产业发展资金实施指南(第一批)》征求意见稿的公开征集意见阶段于2月21日截止。 根据文件,2023年度高精尖资金第一批重点支持方向,包括集成电路设计产品首轮流片奖励、集成电路企业EDA采购奖励等。申请高精尖资金的企业需在北京市登记注册、具有独立法人资格且近3年无严重失信记录。值得注意的是,同一企业原则上只能申报一个方向,申报集成电路首轮流片、EDA采购奖励的企业须经所在区经济和信息化主管部门推荐。 据悉,2023年高精尖资金采取“敞口申报方式”,本批申报时间为发布之日起至2023年4月15日。符合条件的申报单位,可登录“北京通企
[半导体设计/制造]
基于EDA技术的单片机IP核设计
1. 引言 EDA(Electronic Design Automatic),简单的说就是通过有关的开发软件,自动完成用软件的方式设计的电子系统到最终形成集成电子系统或专用集成芯片的一门新技术。其中, EDA关键技术之一就是可以用硬件描述语言(HDL)来描述具有广泛应用前景、且具备自主知识产权的IP核(Intellectual Property)。这种IP核具有很高的通用性和灵活性,可以通过软件编程完成不同特定的功能,可以任意使用在各种嵌入式微控制系统中。嵌入式IP核的应用,由于重用设计思想、设计知识,极大地降低了设计成本,缩短了设计周期,成为当今片上系统(SoC)的重要设计手段。【1】 MCS-51系列单片机是目前
[单片机]
基于<font color='red'>EDA</font>技术的单片机IP核设计
罗德与施瓦茨推出结合EDA 仿真与硬件测试的R&S VSESIM-VSS
罗德与施瓦茨推出结合EDA 仿真与硬件测试的R&S VSESIM-VSS 测试与测量专家罗德与施瓦茨(以下简称“R&S公司”)与 Cadence 合作开发出一套解决方案,通过使用实际信号进行仿真和测试,旨在简化从射频设计到实现的工程流程并提高精度。新的 R&S VSESIM-VSS 信号创建和分析工具可加快射频器件的开发过程,对于无线、汽车、航天国防行业客户以及有源器件和系统的生产商尤为有用。 新的无线和卫星技术需要更宽的频率范围,涉及的要求也越来越严苛。射频系统设计的早期阶段就采用实际信号进行仿真的重要性更胜以往。使用与后续硬件测试相同的信号创建方法和分析算法,可以实现从早期设计阶段到实施验证的直接结果关联,从而能够对广
[测试测量]
罗德与施瓦茨推出结合<font color='red'>EDA</font> 仿真与硬件测试的R&S VSESIM-VSS
西电张玉明:破解了高校EDA人才跨学科培养困局
作为保障我国IC产业安全的核心,EDA一直是我国IC产业链最薄弱环节。人才缺乏是国内EDA行业最大痛点。在半导体行业人才整体存在较大缺口的基础上,EDA相关人才稀缺性更加凸显。 在近日举行的2020集微峰会上,记者就EDA人才培养这一话题采访了西安电子科技大学微电子学院院长、西电国微EDA研究院院长张玉明。张玉明表示,EDA人才具有很强的跨学科背景,需要校企联动,创新机制,探索出人才培养的新模式,西电国微EDA研究院将依托西电在微电子领域的人才培养与科学研究优势,结合国微集团的EDA系统研发与产业优势,助力我国高校EDA人才的培育。 数据显示,我国从事EDA软件开发的工程师约有1500名左右,其中在国产EDA公司和研究机构工作
[手机便携]
电子系统EDA集成开发环境框架结构
摘要:EDA集成开发环境是电子系统开发必备的工具与手段。本文根据目前的EDA工具软件及其套件结构和电子系统的开发需要,提出三种不同类型的典型EDA集成开发环境框架结构——板级、芯片级和综合型电子系统EDA集成开发环境框架结构,并以图示的方式进行描述。 关键词:电子系统 电子设计自动化(EDA) 集成开发环境(IDE) SoC 框架结构 引 言   电子系统EDA集成开发环境IDE(Integrated Development Environment)是指根据电子系统设计流程,将设计流程中各个阶段所需要的不同的EDA工具软件集成在一个硬件平台上,进行项目设计开发的软硬工作环境。在此环境中,项目的设计数据通过文件方式在各个EDA
[半导体设计/制造]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved