更好、更强、更快:时序分析和提取的进化之路

最新更新时间:2011-12-21来源: 微捷码设计自动化有限公司产品营销经理关键字:Magma  时序  ECO  QCP 手机看文章 扫描二维码
随时随地手机看文章

更好、更强、更快。对于某些人来说,这个词可能唤起他们对20世纪70年代美国电视剧《无敌金刚》(The Six Million Dollar Man)的记忆。但在今天,它所描述的是时序分析和提取必经的进化之路。从40纳米节点开始,互连线电阻电容效应对时序分析的影响越来越大,没有对这些效应的准确建模,不精确的延迟、信号完整性和噪声分析都可能导致芯片性能低下或完全失效。精确的时序分析依赖于高度精确的寄生提取,目前这种依赖性达到了前所未有的高度。在28纳米节点,设计规模日益扩大、需处理的提取规则不断增加、需分析的寄生角点数量急剧提高,这些均使得传统工具越来越无法满足目前的提取需求。目前在20纳米节点,随着双图案形成和重定向技术出现,工艺变异造成了芯片设计复杂性又一次飞跃式提高,这毫无疑问将会导致有更复杂的新情景需加以考虑,有大量的新角点需加以检查。

出于上文所述原因,特别是角点数量的增加,老式提取工具成为了难以负荷的漫长运行时间与绵延不断的时序工程变更单(ECO)和签核周期的代名词。为弥补这些缺陷,老式工具往往通过牺牲精度来加快提取速度,或配给大量硬件以在合理时间内完成多角点分析处理工作。

微捷码的QCP代表了提取技术的一次重大进化。这款工具经过了全新的设计,利用了现代化多核架构、专门解决多角点处理的数据模型战略以及分布式处理功能,可提供最快速、最精确的提取。它的单角点提取性能轻松胜过老式工具并不足为奇,倒是它的多角点提取的处理能力给人留下更为深刻的印象。例如:在一项只有8个角点的设计中,QCP提供了较第三方老式工具快上12倍的运行时间,见图1。由于每增加一个角点,运行时间只增加不到10%,一次提取可完成所有角点的分析,因此QCP可有效处理多个角点的设计。

   
 
    图1:QCP提供了较第三方老式工具快上12倍的运行时间。

当然,关于提取它所改善的不只是运行时间。任何人或任何工具在第一次工作时都可能得到错误答案。错误答案就意味着失效的芯片。为确保精度,QCP与行业黄金标准3D场解算器——微捷码QuickCap进行了集成。QCP已经过验证,其异常值的平均差/标准差与平均数/标准数与QuickCap有很高精度的相符性。与QuickCap的紧密集成不仅确保了QCP的提取精度,如愿意的话,它还可让设计工程师能够以场解算器的精度分析关键网路。在相较老式工具的大量基准中,QPC不断地以更少时间里提供了更为精确的结果。采用QCP,设计师能够有效轻松地获得正确答案。

QCP相对老式工具的进化优势在20纳米节表现得尤为明显,在该设计节点,双图案形成、重定向和金属分解复杂性等问题处理能力至关重要;在该设计节点,如金属掩膜转换和多金属蚀刻等问题都将一一出现,不仅是需分析的角点数量增加,而且还有伴随精确电容电阻值的计算出现的各种问题。微捷码正与领先代工厂密切合作,开发20纳米问题的解决方法,并将其合并进鲁棒性工具实现中。 

为获得您所需的更好、更强、更快的提取,您需要QCP,需要这样一款可解决现代IC设计制造问题的进化性提取工具。

关键字:Magma  时序  ECO  QCP 编辑:冀凯 引用地址:更好、更强、更快:时序分析和提取的进化之路

上一篇:中国集成电路产业呈现¨有聚有分,东进西移"的演变趋势
下一篇:Imagination发布新GPU核心PowerVR6系列

推荐阅读最新更新时间:2023-10-12 23:25

Han-Eco® 的紧凑尺寸可获得更大的电缆截面积
Han-Eco® 系列拥有两款产品。规格6B和10B带M40接线口的两款全新上壳可让用户在确保紧凑尺寸的同时,能够充分利用更大电缆截面积和更大布线空间的优势。用户由此可在相同安装空间传输更大的功率。 功率传输对于大尺寸电缆截面积存在特殊的要求。而且,通常还要求可用空间内的接口比较紧凑。这两款全新Han-Eco® 上壳便可助力实现最佳解决方案。在狭小空间内,可紧凑容纳多达四个Han-Modular® 系列模块。M40接线口甚至在大电流情况下也可提供足够的布线空间。 Han-Eco® 10B外扩型上壳的布线空间显著大于标准型外壳。延长型上壳甚至可以满足其内部的苛刻布线要求,可用来替代采用适配器和/或扩展件的繁琐解决方案。最终为
[嵌入式]
Han-<font color='red'>Eco</font>® 的紧凑尺寸可获得更大的电缆截面积
ATmega48 指令执行时序
Figure 6 说明了由Harvard 结构决定的并行取指和指令执行,以及可以进行快速访问的寄存器文件的概念。这是一个基本的流水线概念,性能高达1 MIPS/MHz,具有优良的性价比、功能/ 时钟比、功能/ 功耗比。 Figure 7 演示的是ATmega48寄存器文件内部访问时序。在一个时钟周期里,ALU 可以同时对两个寄存器操作数进行操作,同时将结果保存到目的寄存器中去。
[单片机]
ATmega48 指令执行<font color='red'>时序</font>
基于Talus的RTL-to-GDSII低功耗参考流程
芯片设计解决方案供应商微捷码(Magma®)设计自动化有限公司(纳斯达克代码:LAVA)日前宣布,一款支持台联电(UMC)(纽约证券交易所代码:UMC;东京证券交易所代码:2303)先进40纳米工艺的集成化低功耗IC实现参考流程正式面市。 这款参考流程采用UMC 40纳米工艺和UMC 40纳米低漏电单元库;它以微捷码Talus® IC实现系统为基础且完全支持统一功率格式(UPF),使得设计师能够在单一环境内贯穿整个实现流程地解决低功耗纳米设计问题,从而在缩短设计周期的同时最大程度提高结果质量(QoR)。此前,微捷码已向市场推出了与其相类似的90纳米和65纳米低功耗参考流程。 “UMC与微捷码之间长期以
[半导体设计/制造]
SPI四种工作模式时序
1. SPI总线 简介   SPI(serial peripheral interface,串行 外围设备 接口)总线技术是Motorola公司推出的一种同步 串行接口 。它用于CPU与各种外围器件进行全双工、同步串行通讯。它只需四条线就可以完成MCU与各种外围器件的通讯,这四条线是:串行时钟线(CSK)、主机输入/从机输出数据线(MISO)、主机输出/从机输入数据线(MOSI)、 低电平 有效从机选择线CS。当SPI工作时,在移位 寄存器 中的数据逐位从输出引脚(MOSI)输出(高位在前),同时从输入引脚(MISO)接收的数据逐位移到移位寄存器(高位在前)。发送一个字节后,从另一个外围器件接收的字节数据进入移位寄存器中。即完成一
[单片机]
SPI四种工作模式<font color='red'>时序</font>图
Hynix存储器芯片验证采用Magma仿真产品
  芯片设计解决方案供应商微捷码(Magma??)设计自动化有限公司日前宣布,高速低功耗处理器提供商Intrinsity公司通过使用Talus?? Vortex和Talus Power Pro以低功耗工艺实现了世界速度最快的ARM?? Cortex?? A8处理器核心。微捷码的开放式架构IC实现系统不仅为Intrinsity提供了所需的定制流程支持和被认可的时序收敛能力,同时还满足了其低功耗需求。鉴于此次的成功,Intrinsity已升级使用微捷码的最新版本产品Talus 1.1。   这款处理器核心在三星(Samsung)公司的45纳米(nm)低功耗低漏电工艺技术上进行实施,主要用于标准移动片上系统(SoC)产品。在这项设
[半导体设计/制造]
STM8 ADC时序
STM8 ADC时序图 如图149所示,在ADC上电后,在开始精确转换之前ADC需要一个稳定时间tSTAB(等于一次转换的时间tCONV),对于之后接下来的转换就不需要稳定延时,而且ADON位只需要被置位一次。一次ADC转换需要14个时钟周期,在转换完成后EOC标志被置位,同时转换结果保存在10位ADC数据寄存器里面。 (图149:STM8单次模式的时序图(CONT=0)) (图150:STM8单次模式的时序图(CONT=1))
[单片机]
STM8 ADC<font color='red'>时序</font>图
肖特D263 T eco超薄玻璃用于智能手机指纹识别模组
市场上现有的首批旗舰智能手机机型已在其指纹识别模组中使用了肖特D263 T eco超薄玻璃。指纹识别模组在确保信息安全的同时让用户感受到全新科技所带来的便捷 。具有独特材料特性的D263 T eco超薄玻璃可助力指纹识别模组实现高可靠性。德国特种玻璃厂商肖特是全球唯一能够量产供应可被化学强化的超薄玻璃厂商。肖特超薄玻璃非常适合为电子设备提供可靠的传感器组件。肖特将于2015年11月25日至27日在中国深圳全触展上展示其超薄玻璃的创新应用(展位号:1F127)。 首批中国智能手机厂商已在其最新的旗舰机型中将肖特的D263 T eco超薄玻璃用作指纹识别模组的盖板材料。目前更有多家国内外厂商,包括芯片设计制造厂、玻
[手机便携]
基于Astro工具的ASIC时序分析
摘要:在目前的ASIC设计中,时钟信号的质量对同步数字电路的影响越来越大。如何避免时序问题给电路造成的不利影响成为设计中的重要挑战。本文主要介绍了逻辑设计中值得注意的重要时序问题,以及如何克服这些问题。最后介绍了利用Astro工具进行时序分析的方法。 关键词:ASIC;同步数字电路;时序;Astro 引言 随着系统时钟频率的提高,时钟偏斜和干扰开始成为IC工程师重点考虑的问题。增大时序电路的时钟频率,减小时序电路的容差能提升未来的系统性能。低偏斜时钟缓冲器和锁相环时钟驱动器将帮助设计人员设计出速度、偏斜和抗噪性能等指标满足要求的电路系统,但必须将时钟电路设计为一个时钟系统,考虑时钟分步网络的各个方面,包括驱动器、传输线路和
[应用]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved