Altium发布最新升级Altium Designer 14.3

最新更新时间:2014-06-04来源: EEWORLD关键字:Altium  PCB 手机看文章 扫描二维码
随时随地手机看文章

    提供更有利于设计复用和提高电子设计效率的新功能和增强性支持。

    2014年6月4日,中国上海讯—— 智能系统设计自动化、3D PCB 设计解决方案(Altium Designer)和嵌入软件开发(TASKING)的全球领导者Altium有限公司近日宣布推出其旗舰PCB设计软件Altium Designer的最新版本——Altium Designer 14.3。在此次升级中,Altium公司对于来自用户群的反馈进行了积极响应,通过新功能和增强性支持来助力工程师实现设计复用并提高电子设计效率。

    新版本软件的一大变化是提供了增强的元器件装配变量支持,使用户能够设计出包含直接替换或者可选元器件的原理图和PCB。这将不仅显著提升变量产品的设计效率,同时还能便于设计人员对供应链可选元器件的使用进行追溯和管理。

                           图:Altium Designer 14.3

     Altium公司首席执行官Aram Mirkazemi 表示:“我们一直以来都在努力更深入地了解用户群、及时响应他们的需求、从而不断增强我们的软件功能。自从Altium Designer 14 面世以来,我们已经更新过两个版本,将用户所期望的产品功能和改进融入其中。”

    为了更好地支持3D软硬复合设计,新版本中新增了以折叠状态导出刚柔结合PCB板3D STEP文件的功能。在此之前,MCAD工程师需要以钣金件的方式对刚柔结合板进行建模,这使得设计准确性大打折扣。借助此次的更新版本,工程师能够在机械设计工具中打开折叠的刚柔结合板模型,确保它在形态和装配上的准确性。此外,工程师还可以对 PCB板进行诸如连接性检查和热流分析等方面的详细分析。

    除了加强装配变量和3D STEP导出方面的支持,Altium Designer 14.3 还改善了原理图线路拖拽功能,重点解决了在提高设计效率的同时保持线路连通性的问题,包括针对线路重叠、网络标签、连接节点等处理功能的改进。

本次发布的其它亮点包括:
提高了Altium交互式布线引擎和长度调整工具的设计效率和速度

 在极坐标网格上以圆形放置元器件时,元器件会根据极坐标网格的角度自动旋转角度

改进了过孔阵列和过孔屏蔽工具,显著减少手动放置和屏蔽过孔编辑的工作
自动去除内层中未使用的焊盘,提升高密度设计中内层的使用率
更新了针对Mentor Graphics PADS®和xDX Designer®文件的导入器,更便于整合和维护已有的设计IP

如何获取
    Altium年度客户服务计划用户可通过Altium Designer 14中的扩展和更新工具直接获得Altium Designer 14.3更新,亦或通过AltiumLive的下载页面下载安装程序。

关键字:Altium  PCB 编辑:刘东丽 引用地址:Altium发布最新升级Altium Designer 14.3

上一篇:以Synopsys为例看寡头竞争时代EDA公司的发展道路
下一篇:Mentor推出Xpedition Path Finder套件

推荐阅读最新更新时间:2023-10-12 23:33

分享:高速PCB设计EMI规则探讨
随着,信号上升沿时间的减小,信号频率的提高,电子产品的EMI问题,也来越受到电子工程师的光注。高速PCB设计的成功,对EMI的贡献越来越受到重视,几乎60%的EMI问题可以通过高速PCB来控制解决。 规则一:高速信号走线屏蔽规则 如上图所示: 在高速的PCB设计中,时钟等关键的高速信号线,走需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都是会造成EMI的泄漏。 建议屏蔽线,每1000mil,打孔接地。 规则二:高速信号的走线闭环规则 由于PCB板的密度越来越高,很多PCB LAYOUT工程师在走线的过程中,很容易出现这种失误,如下图所示:  时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭
[电源管理]
分享:高速<font color='red'>PCB</font>设计EMI规则探讨
电路板PCB测试性技术发展之路
功能测试技术的复兴是表面贴装器件和电路板小型化的必然结果。任何系统一旦小到难于探测基内部,所剩下原就只有一些和系统外界打交道的输入输出通道了,而这正是功能测试的用武之地。 这一情况,和三四十年以前,功能测试发展的早期一模一样。然而和过去不同的是,今天功能测试仪器的国际标准(如PXI、VXI等)已渐趋成熟,标准仪器模块和虚拟仪器软件技术已经普遍使用,这大大增加了未来功能测试仪器的通用性和灵活性,并有助于降低成本。同时,电路板可测试性设计成果、甚至超大规模混合集成电路的可测试性设计成果都可能被移植到功能测试技术中去。利用边界扫描技术的标准接口和相应的可测试性设计,功能测试仪和在线测试设备一样可以用来对系统进行在线编程
[电源管理]
Mouser携手NI打造全新MultiSIM BLUE
助力工程师进行电路仿真、PCB布局、加速设计的免费工具即将上市。 2014 年 8 月 5 日 – 贸泽电子 (Mouser Electronics) 宣布即将发布 Mouser 版 NI Multisim 元件评估板 MultiSIM BLUE。与 NI 携手推出的 Mouser 版全新免费工具增添了一些特性与功能,借助 Mouser Electronics 分销的元件为工程师提供业界标准的电子电路 SPICE 仿真环境。 即将推出的Mouser 版 MultiSIM BLUE内含数十万款电子元件,并具有直观的仿真特性及 SPICE 分析功能。工程师可以直观的查看并评估线性性能,从而使得电路设计
[模拟电子]
Mouser携手NI打造全新MultiSIM BLUE
运放电路PCB有哪些设计技巧
印制电路板(PCB)布线在高速电路中具有关键的作用,但它往往是电路设计过程的最后几个步骤之一。高速PCB布线有很多方面的问题,关于这个题目已有人撰写了大量的文献。 本文主要从实践的角度来探讨高速电路的布线问题。主要目的在于帮助新用户当设计高速电路PCB布线时对需要考虑的多种不同问题引起注意。另一个目的是为已经有一段时间没接触PCB布线的客户提供一种复习资料。由于版面有限,本文不可能详细地论述所有的问题,但是我们将讨论对提高电路性能、缩短设计时间、节省修改时间具有最大成效的关键部分。 虽然这里主要针对与高速运算放大器有关的电路,但是这里所讨论的问题和方法对用于大多数其它高速模拟电路的布线是普遍适用的。当运算放大器工作在很高的
[单片机]
运放电路<font color='red'>PCB</font>有哪些设计技巧
单片机控制板PCB设计原则
设计电路板最基本的过程可以分为三大步骤:电路原理图的设计,产生网络表,印制电路板的设计。不管是板上的器件布局还是走线等等都有着具体的要求。 例如,输入输出走线应尽量避免平行,以免产生干扰。两信号线平行走线必要是应加地线隔离,两相邻层布线要尽量互相垂直,平行容易产生寄生耦合。电源与地线应尽量分在两层互相垂直。线宽方面,对数字电路PCB可用宽的地线做一回路,即构成一地网(模拟电路不能这样使用),用大面积铺铜。 下面这篇文章就单片机控制板PCB设计需要注意的原则和一些细节问题进行了说明。 1.元器件布局 在元器件的布局方面,应该把相互有关的元件尽量放得靠近一些,例如,时钟发生器、晶振、CPU的时钟输入端都易产生噪声,在放置的
[单片机]
BlueVOX QFN冲击价格底线,将蓝牙耳机平民化
新的CSR芯片实现高质量、低成本的蓝牙耳机 ─ 材料成本仅6美元 全球领先的蓝牙连接及无线技术提供商CSR公司(伦敦证券交易所:CSR.L)推出了一款新的蓝牙芯片及其参考设计,极大地降低了蓝牙耳机的成本并刺激了市场需求。CSR公司新的BlueVOX-QFN芯片,连同蓝牙单声道耳机的所有必需组件,将使OEM的材料成本(eBOM)降低到6美元,这意味着新生产的蓝牙耳机,其成本仅相当于过去的一小部分。CSR公司的BlueVOX-QFN目前已经开始发售,采用BlueVOX QFN的耳机可望于2007年春季上市。 BlueVOX QFN是唯一低成本、双层、单面印刷电路板(PCB)的蓝牙耳机芯片。与要求四层或更多层PCB的其它
[新品]
12家PCB企业中报盘点:谁是营收or净利润之王,谁能逆风翻盘
今年上半年,尽管受新冠疫情影响,整个电子制造行业都遭受一定程度影响,但随着5G基站建设快速发展,加上早前全球PCB行业产能由日本、台湾向中国大陆转移趋势,在此格局下,我国PCB市场需求持续扩大,A股PCB厂商整体业绩向好。 截至8月20日,在PCB行业中,A股有鹏鼎控股、深南电路、生益科技等12家企业已相继发布2020年半年度财报。总体来看,有10家PCB公司营收及净利润均实现正向增长,仅2家企业营收或净利润下降。 市值和营收之王——鹏鼎控股 截至8月20日,在A股发布中报的12家PCB企业中,当前市值在0-200亿元的企业最多,占比75%;市值在200-800亿元的企业占比16.7%;市值大于800亿元的企业占比8.3%。其
[手机便携]
12家<font color='red'>PCB</font>企业中报盘点:谁是营收or净利润之王,谁能逆风翻盘
PCB上FPGA的同步开关噪声分析
如今CMOS技术让一块FPGA器件可以拥有多个I/O接口。同时,近几年,低功耗已开始成为高速I/O接口的主流概念。降低功耗最有效的途径就是降低电压,而电压降低就会导致I/O接口所允许的噪声余量变小。因此,对FPGA用户而言,量化芯片、封装和PCB环境下的系统级同步开关噪声(SSN)就显得十分必要。 本文对SSN进行了系统性介绍,着重介绍由FPGA输出缓冲导致的SSN。这种噪声一般被称作同步开关输出噪声(SSO),与输入缓冲导致的SSN不同。本文介绍了系统级SSO的成因,并提出了一种分层的系统级SSO建模方法。同时,本文还讲解了如何将SSO模型与频域和时域测量相关联,并给出了几种减小SSO的PCB设计方法。
[嵌入式]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved