Mentor Graphics Veloce VirtuaLAB为前沿网络设计新增下一代协议-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

Mentor Graphics公司（纳斯达克代码：MENT）今天宣布推出支持 25G、50G 和 100G 以太网的 Veloce® VirtuaLAB 以太网环境。这种支持可为目前基于大规模以太网的设计提供高效、基于硬件仿真的验证。

对连通性需求的急剧飙升已对交换机和路由器的设计尺寸产生了深远的影响，使得这些设计位列目前开发的最大 IC 设计范围之中。设计的图纸尺寸、早期发布的压力以及验证所有路径的需求使得方法论发生了转变，即将验证从基于软件仿真的流程移至基于硬件仿真的流程中。

“为客户的严苛环境提供极具扩展性、高密度网络基础，是我们在设计 Juniper Netw-orks 的高级交换机和路由器时的首要考虑因素，”Juniper Networks 的硅和系统工程部高级副总裁 Debashis Basu 说道，“我们的ASICs中最尖端的功能使 Veloce VirtuaLAB 以太网和硬件仿真功能成为实现验证收敛的一个关键因素，这有助于确保我们提供多功能、高性能的交换和路由技术，从而能够跟得上不断演变发展的网络要求的节奏。”

VirtuaLAB 以太网通过将内电路仿真 (ICE) 中使用的传统物理设备替换为虚拟设备，来转换网络芯片的硬件仿真。这一虚拟化功能将硬件仿真从工程实验室移至计算数据中心，以实现硬件仿真资源的最大利用率。

VirtuaLAB 元件可提供完整的、以软件驱动的以太网协议栈，其运行速度是传统软件仿真的 15,000 倍。这让 VirtuaLab 以太网用户可以通过使用更高流量、高级调试、功耗分析和性能分析，来解决复杂的基于以太网的设计难题。

“对于面向网络市场的高端以太网产品来说，它们的快速开发和部署需要高质量 IP 和完整的验证解决方案，”MoreThanIP 的首席技术官 Daniel Kohler 说道，“近几年来，我们已与 Mentor 合作，在以太网 VirtuaLAB 产品中部署了稳健、功能完备的以太网验证。最近，我们还共同为高速 25G、50G、100G 设计实现了前向纠错 (FEC) 验证。”

网络市场中加快部署 VirtuaLab 的解决方案归功于流量被显著、可重复性地提高。例如，在软件仿真中，每天运行 1,000 个数据包是很常见的。相较于硬件仿真，其差别令人惊愕。客户报告他们每天在这里将运行 11,000,000 个数据包。

“我们与领先的网络公司合作，以提供能够解决其验证挑战的解决方案。这些设计的快速发展以及验证每条路径的需求创造了巨大的验证空间，进而实现从软件仿真到硬件仿真的巨大转变，”Mentor Graphics仿真部副总裁兼总经理 Eric Selosse 说道，“我们开发了 VirtuaLAB 以太网以及用于转换硬件仿真的其他解决方案，使 Veloce 客户能够实现其复杂的验证目标。”

关键字：Mentor 编辑：冀凯引用地址：Mentor Graphics Veloce VirtuaLAB为前沿网络设计新增下一代协议

上一篇：揭秘以太网接口在印制电路板上的实现
下一篇：Synopsys推出首款针对SHA-3加密散列标准的安全IP方案

推荐阅读最新更新时间：2023-10-12 23:36

Mentor Sourcery CodeBench为MIPS CPU带来绝佳开发机会

Imagination Technologies (IMG.L) 近日宣布，已与明导国际 (Mentor Graphics) 扩大合作伙伴关系，该公司的 Sourcery™ CodeBench 开发工具元件将能支持所有的 MIPS CPU 产品。得益于 Mentor® 的开放源、低成本以及受到广泛支持的软件平台，这项合作关系将能使开发人员显著加速其开发周期。支持 MIPS CPU 的 Sourcery CodeBench 可提供包括最优化 GNU Compiler (编译器) 与 Debugger (调试器)的完整 C/C++ 开发环境。基于这项扩大的合作关系，为 MIPS 架构编程的嵌入式开发人员将能受益于所有的 Sour

[单片机]

Mentor CEO：半导体设计加快的主要原因分析

Mentor, a Siemens Business, 总裁兼CEO Walden C. Rhines近日在中国集成电路设计业2018年会暨珠海集成电路产业创新发展高峰论坛上发表了题为《为何半导体行业内的设计不断加快？》主题演讲。 Mentor, a Siemens Business, 总裁兼CEO Walden C. Rhines 四大方向看半导体设计业加速 Rhines表示，从四大方向来看，半导体产业都在经历着加速：1，在经历了几年3%的年增长率之后，2017年半导体产业年增幅达到了22%的年增长率；2，整合已变得无关紧要；3，2017年研发投入增长9.8%；4，VC们对于IC设计公司投入急剧增加，从几年前的平均

[半导体设计/制造]

<font color='red'>Mentor</font> CEO：半导体设计加快的主要原因分析

Mentor 的 Veloce 硬件仿真平台帮助 Infineon 验证 AURIX 系列微控制

Mentor, a Siemens Business 近日宣布，Infineon Technologies AG 为满足其汽车芯片平台软硬件时间紧促和严格的验证要求，正在使用 Veloce® 硬件仿真平台。Infineon 的此项举措正对汽车行业产生变革性影响，涉及驾驶体验的方方面面。尤其是 Infineon 使用了 Veloce 硬件仿真平台来完成对 AURIXTM多芯微控制器流片前和流片后的验证以及AURIXTM多芯微控制器的有效性验证。该产品系列构成汽车市场的关键器件，是各种汽车应用的理想平台，例如内燃机控制、电动汽车和混合动力汽车、传动系统，底盘领域、制动系统、电动助力转向系统、气囊和先进的驾驶员辅助系统。 In

[汽车电子]

Mentor Graphics与中国合肥师范学院合作成立联合实验室

中国北京，2015 年 2 月 26 日 Mentor Graphics公司（纳斯达克代码：MENT）已与中部经济区的合肥师范学院 (HNU) 达成合作意向，成立电子和集成电路 (IC) 设计联合实验室。该实验室将部署Mentor Graphics提供的印刷电路板、设计验证与测试以及IC纳米设计产品，用于进行项目研究和本科生教学。合肥师范学院院长吴先良说：联合实验室的成立是资源共享上的重要里程碑。我们将在创新、研究和教育方面开展合作，以期在电子学领域取得进步，同时可向安徽省及临近地区输出受过良好培训的人才。 Mentor Graphics 提供的设计软件将支持 HNU 在微电子、通信系统和电子设计

[半导体设计/制造]

Mentor第二代AMD嵌入式R系列APU嵌入式软件产品上市

2014年5月20日,俄勒冈州威尔逊维尔——Mentor Graphics（NASDAQ:MENT）今天宣布针对最新第二代AMD嵌入式R系列APU（此前代号为：“白头鹰”）进行软件开发的Mentor®嵌入式软件已上市。作为Linux Foundation Yocto项目的金牌会员，AMD和Mentor Graphics就向嵌入式开发人员提供全面的嵌入式Linux®和开发工具解决方案事宜签订了多年协议。嵌入式开发人员通过下载最新第二代AMD嵌入式R系列APU专用Mentor Embedded Linux Lite和Sourcery™ CodeBench Lite产品就能立即进行评估、原型设计及开发工作。此外，那些需要支持、

[嵌入式]

Mentor:为物联网安全打造硅芯片防护必须以EDA工具为核心

物联网(IoT)是一个跨越很多行业的技术发展趋势，包括可穿戴设备、智能电表、智能家电及汽车等设备。然而随着智能设备变得越来越强大，人们对其提供的各种信息的依赖性也在不断增加。同时，这些设备存在的漏洞和黑客攻击也成为不可忽视的现实一幕。因此，与物联网、云计算以及相关网络安全问题已成为人们关注的热门话题。不久前在Mentor Graphics（明导）公司召开的一年一度技术论坛会上，该公司董事长兼CEO Walden Rhines（Wally）先生作了“硅芯片安全：物联网推动者”的主题演讲，剖析了与日俱增的硅芯片安全问题和EDA行业的解决方案。并指出，为物联网安全打造芯片级防护必须以EDA工具为核心。

[物联网]

Mentor Graphics收购Flexras Technologies公司

Mentor Graphics公司（纳斯达克代码：MENT）今天宣布已经收购领先的技术开发商Flexras Technologies，该公司的专有技术缩短了集成电路 (ICs) 和系统级芯片 (SoCs) 的原型建模、验证和调试所需的时间。Flexras的时序驱动分区技术将扩展和增强Mentor的工具系列，帮助工程师克服日益复杂的原型设计所带来的挑战。我们非常欢迎Flexras团队加入Mentor Graphics。 Mentor设计验证技术部副总裁兼总经理John Lenyo表示，我们致力于帮助客户降低原型设计相关的风险和成本，而Flexras已被证明在这一领域富有远见。此次收购的具体细节目

[半导体设计/制造]

Mentor多款工具可为65纳米通过平台提供DFM方案

Mentor Graphics宣布其Calibre设计与制造平台的多款工具已通过认证，现已能为IBM、特许半导体(Chartered Semiconductor)、三星(Samsung)的65纳米工艺通用平台，提供具可靠性的可制造设计(DFM)解决方案。 IBM、特许半导体和三星将与Mentor密切合作，针对65奈米的Common Platform技术将Calibre LFD最佳化，并提供设计人员一套LFD工具，以支持这三家半导体厂商共同的65纳米工艺。此外Common Platform亦将利用Calibre YieldAnalyzer，协助客户达成高良率设计(design-for-yield)；该方案包含各种可制造设计规则

[焦点新闻]