莱迪思值得一搏吗?

最新更新时间:2017-09-01来源: 华盛证券关键字:莱迪思  FPGA 手机看文章 扫描二维码
随时随地手机看文章

编者注:本文作者nstollon,华盛学院九叔编译,主要介绍了莱迪思的收购案对公司股价的影响。

莱迪思半导体(纳斯达克股票代码:LSCC)股东2月28日投票赞成股权基金Canyon Bridge价值1.3亿美元的收购要约。Canyon Bridge已经花了接近八个月的时间,却未能成功说服美国外资审议委员会(CFIUS)批准该收购案,目前Canyon Bridge将决定是否交由特朗普审批。作为投资者,莱迪思可能以每股8.30美元的价格收购这件事值不值得一搏,我们来讨论一下。

莱迪思成立于1983年,主要从事现场可编程逻辑器件业务。在大多数时间里,公司在这个领域排名第三,落后于赛灵思(NASDAQ:XLNX)和Altera(被英特尔收购)。可编程逻辑器件包括两种类型,一是FPGA(现场可编程门阵列),它们可以执行较大较复杂的(100K +等价门)逻辑运算,另外一种是更小,更简单(更便宜)的PLD(可编程逻辑器件),通常将其限制为几千个等价门。在不讨论技术细节的情况下,可编程逻辑是一种非常成熟的技术,具有很好理解的体系结构和应用。


像许多小型半导体公司一样,莱迪思半导体一直在传被收购。去年11月3日,Canyon Bridge 和莱迪思管理层宣布1.3亿美元收购案。12月,有20位美国国会议员向美国财政部长致函阻止莱迪思的收购,理由是安全问题,因为Canyon Bridge背后似乎是中国政府的资金。

这起收购案2月份还有一个插曲,赛普拉斯也曾提出收购莱迪思,但遭到赛普拉斯前首席执行官CJ Rogers控告,因为赛普拉斯公司董事长Ray Bingham同时也是Canyon Bridge的合伙人。3月27日,莱迪思宣布,他们已经与美国外商投资委员会(CFIUS)重新开始了审查程序。 但目前Canyon Bridge却未能成功说服美国外资审议委员会(CFIUS)批准该收购案,Bridge Capital Partners将在本周决定是否寻求美国总统特朗普批准,这将是特朗普首次处理这类并购案,且是过去三十年来第四个送至白宫处理的CFIUS案子。

当时合并公告后,莱迪思股价触及7.50美元,之后下滑并稳定在7美元,但最近已经连续下滑至5美元多。

从技术上讲,莱迪思并不是FPGA和PLD业务的领导者。FPGA技术已经持续了25多年,PLD已经存在了至少35年。赛灵思,Altera和MicroSemi等均被认为是主要的FPGA解决方案。

CFIUS当然是从政治和商业的方面考虑,但军事供应商的问题应该不大,因为莱迪思已经表示过它不再拥有军事半导体业务。

虽然目前公司股价一路下跌,但据了解,公司已经与其他几家买家进行了合并讨论,后续可能会有其他的收购者。

如果递交美国总统,Canyon Bridge的收购仍然不通过的话,莱迪思将从Canyon Bridge获得5800万美元作为终止费用,作为参考,公司2016 EBITDA为5900万美元。而且,收购不通过对公司的长期影响有限,莱迪思2017年度动态PE低于16,符合行业平均水平。

免责声明:华盛独家资讯引用之数据或资料可能得自第三方,华盛通将尽可能确认资料来源之可靠性,但并不对第三方所提供数据或资料之准确性负责,也不构成任何证券、金融产品或工具要约、招揽、建议、意见或任何保证。证券价格有时会大幅波动,价格可升亦可跌,更可变得毫无价值,敬请投资者注意风险。在使用本文件及任何内容时必须注明稿件来源于华盛通,华盛通所属深圳市时代华盛网络科技有限公司将保留所有法律权益。

关键字:莱迪思  FPGA 编辑:冀凯 引用地址:莱迪思值得一搏吗?

上一篇:台媒:陆企重金争抢人才不手软 华为高薪惊呆日本人
下一篇:浙江金义新区布局功率半导体产业链

推荐阅读最新更新时间:2023-10-12 23:51

FPGA与GPS_OEM板的UART设计
引言 UART(标准异步接收器/发射器)得到了相当广泛的应用,它允许串行链路上进行全双工通信。一般使用通用的UART接口芯片,但这种芯片存在电路复杂、成本高,降低了系统的可靠性和稳定度,由于结构和功能的相对固定,因而我们不能根据自己的设计需要去进行剪裁和移植。而日益成熟的SOPC(Silicon on Programmable Chip,系统可编程芯片)技术要求将整个设计功能集成到一块或几块芯片中,本文通过对UART功能的分析,提出了在FPGA上集成UART功能模块,增强了设计的灵活性,简化了电路,并通过有限状态机来描述核心功能控制逻辑,从而提高了整个系统的稳定性和可靠度。基于这种思想,本文提出了一种使用VHDL 语言开
[嵌入式]
<font color='red'>FPGA</font>与GPS_OEM板的UART设计
采用FPGA IP实现DDR的读写控制的设计与验证
前言 随着高速处理器的不断发展,嵌入式系统应用的领域越来越广泛,数字信号处理的规模也越来越大,系统中RAM规模不断增加,比如视频监控、图像数据采集等领域,图像处理的实时性对RAM带宽的要求不断增加,传统的SDRAM在带宽上已经逐渐无法满足应用要求,DDR SDRAM(双倍速率SDRAM)采用在时钟CLK信号的上升和下降沿,双沿做数据传输;比传统的SDRAM只在时钟上升沿传输的方式,传输带宽增加了一倍。DDR RAM已开始广泛应用于嵌入式系统中,正逐步取代传统的SDRAM。 DDR RAM操作速度的提高,对设计者来说,对控制时序的设计有了更高的要求;并且,DDR内存采用的是支持2.5V电压的SSTL-Ⅱ标准,不再是SDRAM使用的
[应用]
基于FPGA的智能营区防冲击系统设计
摘要:为提高安防措施,延缓不法分子动作,确保营区安全,提出一种营区智能防冲击系统解决方案。该方案以移动物体的外形形状、车牌信息、车辆速度为输入特征,采用虚拟线圈感应、车牌识别、车辆测速、系统控制等方法来实现预警警告和阻车钉的自动弹出,阻止不法车辆的通行。重点阐述该方案的系统构成及各模块的工作原理,设计并实现了基于Virtex 5系列XC5VSX50T芯片的硬件平台。 关键词:Virtex 5;虚拟线圈;神经网络;车牌识别;车辆测速;防冲击系统 0 引言 近年来,国际国内安全形势不容乐观,恐怖活动呈上升趋势。因种种问题冲击政府、军队、企业的事件逐年增多,其中就有恐怖分子利用汽车为作案工具携带爆炸装置冲入目标单位引爆,造成伤
[嵌入式]
基于<font color='red'>FPGA</font>的智能营区防冲击系统设计
基于MEMS强链和FPGA的USB移动硬盘数据加解密系统
  1. 系统结构布局   该系统由Cypress CY7C68013 USB2.0 控制器、Altera EP2C35 FPGA 和MEMS 强链构成, 图1 描述了整个系统的硬件布局。   MEMS 强链负责对用户输入的密码进行验证。CY7C68013 USB 控制器内含增强型51 核,它不 但能高效处理USB 协议事务,而且是整个系统的控制中心。EP2C35 FPGA 一端连接USB 控制 芯片的GPIF 接口,一端连接IDE 硬盘,它负责从IDE 总线中区分出控制信号、读写硬盘寄存器的数据信号和读写硬盘扇区的数据信号,然后仅对写入硬盘扇区的数据作加密处理,对读出 硬盘扇区的数据作解密处理。   2.
[嵌入式]
基于麦克风阵列声源定位系统的FPGA实现
摘要:论述了基于麦克风阵列的声源定位技术的基本原理,给出了利用FPGA实现系统各模块的设计方法。重点介绍了其原理和模块的电路实现,给出的基于FPGA设计实验结果表明,系统最大限度发挥了FPGA的优势、简化了系统设计、缩短了设计周期、符合设计要求。 关键词:声源定位;时延估计;FFT;CORDIC 声源定位,即确定一个或多个声源在空间中的位置,是一个有广泛应用背景的研究课题。基于麦克风阵列的声源定位技术在视频会议、声音检测及语音增强等领域有重要的应用价值。 声源定位算法目前主要有3类:第一类算法是基于波束形成的方法。这种算法能够用于多个声源的定位,但是它存在着需要声源和背景噪声先验知识以及对初始值比较敏感
[嵌入式]
基于麦克风阵列声源定位系统的<font color='red'>FPGA</font>实现
基于FPGA的X射线安检设备控制器设计
  引言   X射线安检设备广泛应用于机场、车站、海关、港口、仓库等地。近年来由于犯罪分子大量使用先进的伪装技术,使传统的安检设备显得力不从心。针对上述情况,本文设计了基于FPGA的X射线安检设备控制器,该控制器通过加载Thin TCP/IP接入以太网,使得多台PC共同对可疑物品的图像数据进行分析,进而提高鉴别精度。   工作原理及控制要求   X射线安检设备主要由X射线源、传送装置、控制器、X射线线性阵列探测卡、以太网控制器(CS8900A)、屏蔽辐射所需的机械装置、装有该设备配套软件的PC等组成,X射线安检设备原理如图1所示。   图1中,当控制器产生X射线触发信号时,X射线源发出圆锥形X射线束,该射线
[安防电子]
FPGA厂商加快进入SOC处理器市场 ,Altera提出虚拟目标概念
FPGA厂商进入ARM Cortext A9处理器主导的SoC领域的步伐正在加快。在Xilinx发布集成双核ARM Cortext A9的处理器Zynq半年后,日前Altera也发布了其集成双核Cortext A9处理器和FPGA的SoC产品细节,虽然这早是意预之中,但是Altera此次发布时玩了一个叫做开发虚拟目标的概念,与老对手打了一个差异化战争。 与Xilinx给此类产品命名为非凡的“Zynq”不同,此次Altera发布SoC时并没有新命名,就直接称为SoC FPGA,并表示会出现在两类器件中:一类是28nm Arria V,一类是Cyclone V,而在高端的Stratix V中暂时不会出现这种SoC类器件。Alter
[嵌入式]
以太网到多路E1适配电路设计及FPGA实现
摘要:介绍了一种基于现场可编程门阵列(FPGA)的以太网数据-多路E1反向复用器同步电路设计,分析了FPGA具体实现过程中的一些常见问题。该设计采用VHDL硬件描述语言编程,可以实现以太网数据在多路E1信道中的透明传输,适配电路芯片内置HDB3编解码器和数字时钟提取电路。 关键词:FPGA 反向复用 以太网数据 EI信道 适配电路 伴随着Internet的迅速发展,IP已经成为综合业务通信的首选协议,其承载的信息量也在成倍增长,如何利用现有的电信资源组建宽带IP网络是近年来研究的热点。目前,比较成熟的技术主要有IP over SDH(POS)和IP over ATM(POA)。POS将IP包直接装入SDH的虚容器中,通道开销少
[网络通信]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved