三星8LPP工艺参考流程利用 Mentor Tessent节省设计测试时间

最新更新时间:2018-05-29来源: 互联网关键字:Mentor  Tessent 手机看文章 扫描二维码
随时随地手机看文章

Mentor, a Siemens business 今天宣布,三星电子有限公司根据三星代工厂的 8nm LPP(低功耗 Plus)工艺对 MentorTessent® 产品进行了认证。对于针对移动通信、高速网络/服务器计算、加密货币和自动驾驶等市场的特大型设计,这些工具可大幅缩短设计和测试时间。

 

当今领先半导体器件的特大型设计可能会因需要大量计算资源、测试向量生成时间太长或在设计流程中执行得太晚而受到拖累。TessentTestKompress® 工具通过提供采用层次化可测试性设计 (DFT) 方法的自动功能来解决这些问题。三星代工厂解决方案参考流程包括在寄存器传输级 (RTL) 设计阶段早期自动插入的 TestKompress 扫描压缩逻辑控制器和 Tessent ScanPro 片上时钟控制器。只要内核设计准备就绪,Tessent TestKompress 即可用于在设计流程早期创建该内核的测试向量。这些测试向量可直接重复使用,并自动重定向到全芯片设计。因此,可将用于自动测试模式生成 (ATPG) 的计算资源和 ATPG 运行时间提高一个数量级。Tessent 层次化 DFT 流程中不需要完整的器件网表。

 

“在 EUV 时代之前推出的这些工艺中,从性能、功耗和面积方面考虑,我们的 8LPP 都是最佳之选。”三星电子代工市场营销副总裁 Ryan Lee 说道。“我们与 Mentor 长期合作,这将使我们的 8LPP 对双方客户而言更具吸引力。Mentor 的 Tessent TestKompress 层次化 DFT 解决方案是此类技术的一个例子,将节省大量测试生成周转时间。”

 

Tessent TestKompress 工具用于将扫描数据输入共享到 MCP(多核处理器)设计中的众设计内核。共享输入管脚可实现更高级别的测试向量压缩,而这关系到降低生产测试成本。Tessent Diagnosis 和 TessentYieldInsight® 工具用于查找系统性良率限制因素并提高制造良率。这些工具包括执行反向模式映射的自动化,可令失效生产模式直接映射到与其相关的层次化模块。对目标模块执行诊断可以大大缩短诊断时间,减少计算资源。

 

“规模更大且更加复杂的设计需要额外的 DFT 和自动化才能满足上市时间和测试成本要求,而借助三星代工厂的 8LPP 便可以实现。”Mentor Tessent产品系列营销总监 Brady Benware 说道。“该参考流程中的关键功能,如层次化 DFT,目前被业界广泛采用,对于此新工艺技术的成功至关重要。”


关键字:Mentor  Tessent 编辑:冀凯 引用地址:三星8LPP工艺参考流程利用 Mentor Tessent节省设计测试时间

上一篇:全球仅有的5家芯片封测企业之一新汇成落户合肥
下一篇:封装测试产业是中国半导体全球最具竞争优势的产业

推荐阅读最新更新时间:2023-10-13 10:35

Mentor Graphics扩展Mentor Embedded Linux功能
Mentor Graphics公司(纳斯达克代码:MENT)今日宣布,即将推出可兼容 AMD 嵌入式 R 系列处理器的 Mentor Embedded Linux 运行软件和开发工具。第二代 AMD 嵌入式 R 系列设备包括:AMD Radeon R7 Graphics(原代号: Merlin Falcon )和 AMD 嵌入式 R 系列 APU(原代号: Bald Eagle ),两者均支持异构系统架构,具有较高的处理性能、极佳的功率效率以及逼真的多媒体展现。Mentor Embedded Linux运行软件和开发工具同样还支持 AMD 嵌入式 G 系列处理器。 嵌入式开发人员现可免费下载兼容最新AMD嵌入
[嵌入式]
CEVT 借助 Mentor Volcano VSA COM Designer,将汽车网络的设计时间缩短 50%
Mentor, a Siemens business 帮助中欧汽车技术中心 (CEVT) 大幅提高其先进的新一代车载网络的设计速度,并简化其设计流程。CEVT 通过结合 Mentor 的 Volcano® VSA COM Designer 网络设计工具与 Systemite AB 的 SystemWeaver 信息管理工具,使用全自动流程取代耗时费力的手动任务,为终端解决方案的设计和验证节省了 50% 的时间。 集成的 Mentor/SystemWeaver 工具链基于 AUTOSAR 标准,可实现符合汽车级要求的数据一致性和完全可追踪性,并帮助降低各种汽车功能和信号的设计复杂性。 “自动驾驶功能和新型高能效电动汽车的需求正在
[汽车电子]
Mentor Graphics在其企业验证平台中新增ARM AMBA 5 AHB验证IP
新增面向 ARM AMBA 5 AHB 规范的验证 IP,可加快嵌入式和物联网 (IoT) 产品的开发速度 提高了在复杂产品中硬件与软件的验证效率 扩大了Mentor VIP 对新一代基于 ARM 片上系统 (SoC) 的覆盖范围 Mentor Graphics 公司(纳斯达克代码:MENT)今日宣布推出面向 ARM AMBA 5 AHB 片上互连规范的验证 IP (VIP)。该新 VIP 在 Mentor 企业验证平台 (EVP) 上提供,设计人员在使用 Questa 仿真软件和 Veloce 硬件仿真器对采用此新规范的芯片设计进行验证时,可利用它简化并加快验证流程。 该新
[嵌入式]
Mentor Tessent DFT加速Enflame打造高性能DTU芯片
Mentor 的 Tessent 可测试性设计 (DFT) 技术帮助 Enflame 显著缩短设计周期,有效降低测试成本 Enflame AI芯片在bring-up阶段通过使用Tessent 软件在7天之内顺利完成 西门子旗下业务Mentor近日宣布,领先的人工智能 (AI) 解决方案提供商燧原科技( Enflame Technology) 使用其 Tessent™ 软件产品系列满足公司硅测试要求,并助力其最新的 Deep Thinking Unit (DTU) 芯片-快速实现测试的调试阶段。 Enflame刚刚发布的DTU 芯片专门针对于数据中心的深度学习训练,能够有效降低AI 应用程序在云端和企业数据中心中的加
[嵌入式]
Mentor公布第27届年度PCB技术领导奖获胜者
   Mentor , a Siemens business 今天宣布第 27 届年度印刷电路板 (PCB) 技术领导奖获胜者。本大赛始于 1988 年,现已成为电子设计自动化 (EDA) 行业持续时间最长的竞赛评比项目。大赛设立了若干奖项,旨在表彰采用创新的方法和设计工具来解决当今复杂的 PCB 系统设计难题并制造出业界领先产品的工程师和设计师。下面就随嵌入式小编一起来了解一下相关内容吧。   由 PCB 业内权威专家对来自世界各地的参赛作品进行评审,涉及代表各个行业的以下类别:   · 电脑、刀片和服务器、存储系统   · 工业控制、仪器仪表、安全与医疗   · 军事与航空航天   · 电信、网络控制器、线卡   · 运输与
[嵌入式]
Intel晶圆代工厂扩展服务利用 Calibre PERC做可靠性检查
Mentor Graphics公司( 纳斯达克代码 : MENT )今天宣布,Intel晶圆代工厂扩展其14 nm产品服务给其客户,包含利用Calibre PERC 平台做可靠性验证。 Intel和 Mentor Graphics联合开发有助于提升 IC 可靠性的首套电气规则检查方案,未来还将继续合作开发,为Intel 14nm工艺的客户提供更多的检查类型。 Intel 晶圆代工厂代工设计套件实现部门资深处长 Venkat Immaneni 表示: 通过与 Mentor 合作开发可靠性检查完整套件,有助于确保双方客户针对 Intel 14 nm平台做出的设计在可靠性、质量以及稳健性方面达到最高要求,该
[半导体设计/制造]
Mentor Graphics Valor将参展上海NEPCON
2014年4月2日,Mentor Graphics Valor事业部将参展上海举行的NEPCON盛会(2014年4月23日-25日 展位号:B – 1A15),将展出其业界首创的设计与制造首尾贯通的Valor PCB制造软件系统——Valor MSS。 Mentor Graphics Valor的最佳方法,包括精益的NPI流程、精益的供应链管理、精益的制造,能够帮助电子厂商从众多竞争对手中脱颖胜出。Nepcon展期间,欢迎您来Valor展位了解Mentor Valor产品如何做到: 使用一个专业工具,以最佳最完整的方法完成新产品从设计、组装直到成品待运的整个流程 实现“一步到位”跨不同设备供应商的SMT编程、测试准备及作
[其他]
四大EDA高层为本土IC设计把脉施良方
Cadence、Synopsys(新思)和Mentor Graphics三大厂商占了全球EDA行业70%的市场份额。然而,三大厂商背后是上百家各有特色的EDA公司。其中不乏佼佼者,比如SpringSoft(思源)在波形显示、查错及某些全定制板图设计应用上有一定的主导地位。因此,如果IC设计公司希望能建立先进而有竞争力的设计验证流程,采用多家工具是不可避免的。《电子工程专辑》记者在“2009年IC设计调查”期间采访了四大EDA厂商的高层,以为本土IC设计发展献策。 Cadence中国区总经理 刘国军:本土IC设计面临全球化挑战 随着经济衰退蔓延到全世界,消费者在消费电子上的花费可能会降低。与此
[半导体设计/制造]
四大EDA高层为本土IC设计把脉施良方
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved