2019年，EUV光刻（EUVL）将达到一个重要的里程碑。经过多年的等待，先进光刻技术终于进入大批量生产。EUVL将率先用于7nm节点（IMEC N8或代工厂N7）逻辑后段（BEOL）的最关键金属层和通孔。与此同时，研究中心正在探索未来技术节点的选择，这些节点将逐步纳入更多的EUVL印刷结构。在本文的第一部分，imec的干法蚀刻研发工程师Stefan Decoster比较了在N3及更先进技术节点下，不同的多重图形化方案的优缺点。
与过去相比，研究人员现在已经将EUVL作为存储器关键结构的图形化工艺的一个选项，例如DRAM的柱体结构及STT-MRAM的MTJ。在本文的第二部分，IMEC的研发工程师Murat Pak提出了几种STT-MRAM关键结构的图形化方案。今年，一些主要的代工厂将首次在其大批量生产线中使用EUVL来处理逻辑7nm（N7）芯片。它们将EUVL引入BEOL的最关键金属层（local M0至M3），以及互连这些金属层的过孔中。在这些层中，线和沟槽具有36-40nm量级的节距。沟槽与沟槽的隔断相互垂直，以便在连续沟槽中产生隔断。下一个技术节点N5会运用到28到32nm之间的金属节距。“2017年，我们已经证明这些32nm节距线可以在一次曝光中直接用EUVL进行图形化，”Stefan Decoster补充道。“或者，可以使用混合选项，其中基于193i的SAQP与EUV block相结合。”
图示采用193nm浸入式SAQP图形化的32nm节距M2层，以及直接由EUV图形化制作的隔断（block）。同时，很明显，EUVL单次曝光已经达到了32纳米到30纳米节距的极限。StefanDecoster：“超过30nm节距，使用当前的EUVL技术（即0.33数值孔径（NA））需要采用多重图形化技术，进一步缩小尺寸。这些技术通常涉及将芯片图案分成两个或更多个更简单的掩模，并且可以以不同的风格存在。EUV多重显影将比原先想象的更早推出， 主要是由于存在随机失效。“这些失效在极小的特征尺寸下开始变得更加明显，并且限制了EUV单次曝光的实际分辨率。在实践中，这意味着IMEC N5（或代工厂N3）技术节点具有21nm的金属节距，这需要EUVLmulti-patterning，例如SADP或LELE，当然，IMEC还提供了另外两种方案，即193iSAQP，193i SAOP，仍然可以实现这些尺寸的线和沟槽。在成本，光刻质量和工艺流程的复杂性方面，这些技术中的每一种都具有其自身的优点和缺点。“然而，EUVL single patterning 并不止步于此，”Stefan Decoster澄清道。“我们预计更松弛的金属层（例如M4至M7层）和关键过孔仍然可以利用EUVL单次曝光来实现。此外，IMEC和ASML正在开发下一代high-NAEUVL系统（NA =0.55），以进一步提高单次曝光的分辨率。”IMEC的研究人员探索了四种不同的图形化方案，用于制作20nm节距以下的图形：基于193i的SAOP方案，基于EUV的SADP方案，基于EUV的SAQP方案和EUV SALELE方案。Stefan Decoster：“这四种方案都可以制作16nm节距的线。然而，它们在流程复杂性，成本，可扩展性和设计自由度方面存在差异，这些都是行业的重要考虑因素。我们还发现，线边缘粗糙度（LER）仍然是主要关注点。”在这些激进的节距下，193nm浸没式光刻只能与SAOP结合使用 ，从128nm节距开始经历三次图形倍增最终达到16nm节距。Stefan Decoster指出，193i SAOP的优点是线条边缘粗糙度（LER）小，但一个固有的缺点是极其漫长而复杂的工艺流程，这给过程控制和成本带来了挑战。使用EUVL multi-patterning可以使flow变短“出于这个原因，我们还探索了'较短的'基于EUVL的图形化方案，即EUV的SADP”，StefanDecoster补充道，“为了实现这种图形化方法，EUV光刻的起始节距必须为32nm。虽然目前的EUVL技术仍然能够制作32nm节距线，但是所得到的线宽不能小于16nm。因此，我们不得不应用额外的trim技术来实现在32nm节距下8nm的线宽（mandrel）。采用SADP技术，这种间距可以成功地降低到16nm。”16 nm节距的图形也可以采用更具可扩展性的EUVL SAQP方法，从更宽松的64nm节距开始。然而，对于这些基于EUV的多重图形化方法，线边缘粗糙度(LER)仍然是一个重要问题。该团队认为，这种LER可以进一步降低，例如通过选择恰当的光刻胶材料和改善光刻胶平滑性。
三种图形化flow可实现16nm节距图形（自上而下的SEM图）:(顶部）基于EUV的SADP，（中）基于EUV的SAQP和（底部）193iSAOP。所有三个选项的LER均在8nm line和space的情况下测得。
前面三种多图案化方法都有一个共同点：首先，制作线和沟槽，然后添加隔断（block，例如使用自对准隔断方法）。IMEC团队还研究了一种使用EUVL的不同方法 ，称为eSALELE，其中线和隔断在整个相同的流程中定义。除了相对较高的LER之外，这种方法的另一个缺点是使用四个EUV掩模（两个用于线，两个用于隔断），这使得这个方案非常昂贵。Stefan Decoster说：“但eSALELE方法的主要优点是设计灵活，可以避免'虚设'（dummy）金属线（版图中并不真正需要的金属线）。避免这些线的出现有利于RC延迟和后段功耗的降低。由于其高写入和读取速度，STT-MRAM最近成为取代基于SRAM的最后一级高速缓存存储器的可能选项。STT-MRAM器件的核心结构是柱状MTJ，其中绝缘层夹在两个薄的铁磁层之间，所述铁磁层分别是钉扎层和自由层。MTJ可以以两种不同的电阻状态存在：低阻态（LRS，两个磁层的磁化平行）和高阻态（HRS，磁化处于反平行状态）。通过利用注入磁隧道结的电流切换自由磁层的磁化来执行存储单元的写入。读取操作依赖于隧道磁阻（TMR），其是两个阻值状态之间的电阻差的函数。到目前为止，MTJ已经用193i图形化实现了200nm节距，当然之后的100nm节距也是。IMEC的研发工程师Murat Pak说：“但是为了满足未来存储器的高密度要求，我们需要更紧密的节距，例如50nm或更小，MTJ直径约为20nm。193i无法实现这么激进的节距，这凸显了引入EUVL单次曝光的必要性。“然而，在这么小的尺寸下，粗糙度和随机失效的影响不可以被忽略，因此需要改进的图形化方案。“对于这种存储器而言，最关键的参数结果是局部CD均匀性（LCDU），这是柱粗糙度的一种度量，”Murat Pak解释说。“这种LCDU显然会影响电阻值，从而影响STT-MRAM单元的读取性能。因此，确保良好的LCDU对于STT-MRAM制造至关重要。”
（左）展示阻值状态和允许的变化范围;（右）MTJ的X-SEM截面图。
为了优化MTJ的LCDU，已经提出并比较了不同的EUV光刻方案。MuratPak：“首先，我们考虑了不同的光刻胶，包括众所周知的化学放大胶（CAR），以及两种不同的MCR（含金属）光刻胶。其次，我们的团队筛选了不同的底层包括旋涂碳（SOC）和旋涂玻璃（SOG）,并研究了它们对光刻胶性能的影响。最后，我们研究了不同的tonalites（相当于正胶和负胶的区别，编者注），特别是CAR光刻胶（做柱）和positive tone光刻胶加上tone反转工艺（将孔变成柱）。“该团队还研究了光刻胶上的LCDU的改进是否会转移到了蚀刻之后。以上所有实验中的EUV都使用ASMLTWINSCAN NXE：3300B进行曝光。tone反转过程的图示：（左）用正toneCAR光刻胶获得的孔和（右）在tone反转后获得的柱。
其中一支MCR光刻胶搭配SOC和SOG均获得了相对较好的LCDU结果。第三种方案是tone反转工艺 ，最终也表现良好。“对于所有这三种方法，我们获得了超过20％的LCDU的改进，”Murat Pak补充道。“这是整个工艺流程朝向1.55nm LCDU目标的重要一步。”对于这些有前景的光刻工艺方案，其他性能指标，如工艺窗口分析，柱圆度和尺寸均匀性均已通过验证。
在本文中，已经针对未来的逻辑和存储器件（即，SST-MRAM）应用提出了各种EUVL图形化方法。对于逻辑，基于EUV的SADP，基于EUV的SAQP和基于EUV的SALELE与基于193i的SAOP的性能进行了比较。所有选项都有可能用于制作如16nm节距这样具有挑战性的金属线。但是，必须在工艺复杂性，成本，设计自由度和线边粗糙度方面进行权衡。
对于SST-MRAM，已经确定了三种不同的基于EUV的制作50nm节距的MTJ柱的方法，并且具有足够好的LCDU。
关键字：EUV IMEC
引用地址：
深度解析—IMEC对EUV工艺未来的思考
推荐阅读最新更新时间：2024-11-03 18:10
台积电现已采购35台EUV设备，占ASML过半产量
台积电目前已采购 35 台 EUV 设备，占 ASML 过半产量，2021 年底采购总量将超过 50 台。相较之下，三星 EUV 设备采购量目前不到 20 台。 此前，EUV 光刻机制造商 ASML 首席执行官 Peter Wennink 带领高管拜访三星，双方寻求技术与投资合作。三星希望能抢在台积电之前，取得 ASML 下一代 EUV 设备供应。 业内人士分析称，三星积极追赶台积电，不过台积电在高良率与低功耗方面拥有优势。7nm 制程方面，台积电先推出 FinFET 架构的 7nm 技术，再推出使用 EUV 的 N7+制程。5nm 方面，三星与台积电仍有二成产能的差距。 台积电加速先进制程推进，累计 EUV 光刻机至
[嵌入式]
IMEC携手英飞凌取得重大技术突破，将多栅极晶体管推向新的维数
在日本东京举办的超大规模集成电路研讨会(VLSI Symposium)上，半导体研究中心IMEC发布了一项该公司在32纳米以下工艺技术的重大进展。所提出的报告重点介绍多栅极场效应晶体管(MugFET)，英飞凌称，这是已经实现的多项研究结果中的最大成果。 英飞凌的研究工作小组由CMOS Device Innovation的首席科学家Klaus Schrufer领导，据一位公司发言人表示，它不仅实现了更高的复杂性，也成功地测试了关键路径上的信号开关时间以及开关可靠性。 利用这种晶体管类型实现的器件支持迄今为止测量过的最短的反向器延迟时间—达到13.9ps。这相当于比以前的实现方案改进了40%。虽然这种器件以65纳米工艺技术制造，在
[焦点新闻]
安森美半导体加入imec的硅基氮化镓研究项目
2012年10月9日 – 应用于高能效电子产品的首要高性能硅方案供应商安森美半导体(ON Semiconductor，美国纳斯达克上市代号：ONNN)加入了领先纳米电子研究中心imec的多合作伙伴业界研究及开发项目，共同开发下一代硅基氮化镓(GaN-on-Si)功率器件。 氮化镓具有优异电子迁移率、更高击穿电压及良好导热性的特性，使其非常适合于要求高开关能效的功率器件及射频(RF)器件。如今，基于氮化镓的功率器件成本过高，不适合大批量制造，因为它们使用非标准生产工艺在小半径的晶圆上制造。 imec的广泛规模研究项目着重于开发200 mm晶圆上的硅基氮化镓技术，及降低氮化镓器件成本和提升性能。imec汇聚领先集成器件
[半导体设计/制造]
IMEC：3D Flash有潜力 RRAM还需等待
基于金属氧化物的非挥发性记忆体──电阻式 RAM (RRAM)，在 11nm 节点前不可能进入市场；在此之前，堆叠式浮闸 NAND 快闪记忆体相对较具潜力，而且很可能会朝向2~4Tbit的独立型整合晶片发展， IMEC 研究所记忆体研究专案总监 Laith Altimime 说。
Altimime揭示了快闪记忆体发展蓝图，并展示在17nm节点采用垂直8层堆叠，从传统浮闸快闪记忆体转换到所谓的 SONOS 快闪记忆体。他声称在14nm~11nm节点堆叠数量还可增加到16层。而 RRAM 要进入实际应用，也必须拥有类似的堆叠架构才能在市场上竞争。 SONOS 全名为Silicon Oxide Nitride Oxi
[手机便携]
台积电、英特尔加速导入EUV 家登今年获利回温
半导体设备材料大厂家登29日召开股东会，董事长邱铭干表示，2017年半导体产业表现亮眼，营收、设备及硅晶圆出货金额都创下历史新高，近年大陆喊出智能制造2025大战略，投资新建许多的8英寸及12英寸晶圆厂，强劲带动半导体产业资本支出扩张，再加上5G、挖矿热潮、区块链等数位金融的兴起，这些新技术都需要建构在高端纳米级芯片上的技术持续深耕才具有可行性，都让未来半导体产业发展可期，家登受惠两岸12英寸厂晶圆新产能开出，12英寸前开式晶圆传送盒(300mm FOUP)大单陆续落袋，加上极紫外光光罩盒(EUV POD)已获ASML认证，第2季少量出货，下半年陆续放量，业绩可望逐季回升，全年应可缴出获利成绩，2019年业绩跃升可期。 200
[半导体设计/制造]
美国Zyvex造出0.7nm线宽芯片 相当于2个硅原子宽度
当ASML的EUV光刻机还在为制造2nm、1nm芯片发愁的时候，美国公司却在另一个先进光刻方向上取得了突破，Zyvex使用电子束光刻技术制造了768皮米，也就是0.7nm的芯片，这种芯片可用于量子计算机。 Zyvex推出的光刻系统名为ZyvexLitho1，基于STM扫描隧道显微镜，使用的是EBL电子束光刻方式，制造出了0.7nm线宽的芯片，这个精度是远高于EUV光刻系统的，相当于2个硅原子的宽度，是当前制造精度最高的光刻系统。 这个光刻机制造出来的芯片主要是用于量子计算机，可以制造出高精度的固态量子器件，以及纳米器件及材料，对量子计算机来说精度非常重要。 ZyvexLitho1不仅是精度最高的电子束光刻机，而且还是可
[半导体设计/制造]
瑞萨推出单芯片可重配置多标准无线收发器
在2010年2月10日召开的国际固态电子电路大会上，IMEC、株式会社瑞萨科技（以下简称瑞萨）、M4S联手推出了利用40nm低功耗CMOS工艺制造而成、带有RF、基带和数据转换器电路的完整收发器。这款完全可重配置的收发器符合各种无线标准和应用要求，并且符合即将推出的移动宽带3GPP-LTE标准。 可随时随地为用户提供大量服务的无线通信终端发展趋势，推动了利用深亚微米CMOS工艺制造而成的可重配置无线电的发展。就3GPP-LTE标准自身非常灵活的特性而言，可重配置无线电就成为其最经济的实现方式。并且，该标准的推出将进一步加快可重配置无线电的发展。IMEC、瑞萨、M4S联手开发的单芯片可重配置收发器正是满足了上述需求。
[网络通信]
台积进击10nm、Intel心惊！ASML笑纳EUV设备大单
欧洲半导体设备业龙头艾司摩尔(ASML Holding NV)22日发布新闻稿宣布，美国某大客户已经下单，至少会订购15台极紫外光(EUV)微影设备，以便支援日益增多的研发作业和未来世代制程技术的试产方案。 ASML宣称，最初两台NXE:3350B EUV系统预计今(2015)年底前就能交货，这些设备将加入客户自身已有的EUV研发系统行列。ASML执行长Peter Wennink说，EUV微影设备已接近大量普及的阶段。 费城半导体指数成分股ASML 22日闻讯跳涨10.29%、收107.81美元，涨幅居30支成分股之冠，创3月24日以来收盘新高。
彭博社报导，英特尔(Intel Corp.)是ASML在美国的最大客户。I
[手机便携]
图解入门 半导体制造工艺基础精讲（第4版） (佐藤淳一)
控制系统计算机辅助设计 — MATLAB语言与应用
京公网安备 11010802033920号