PCI总线I O时序波形观测及分析

发布者:代码律动最新更新时间:2011-05-21 关键字:PCI总线  I  O时序  波形 手机看文章 扫描二维码
随时随地手机看文章
  引 言

  PCI总线(Peripheral Component Interconnect)即外设部件互连,是一种新型的、同步的、高带宽的、独立于处理器的总线。从1992年创立规范到如今,PCI总线已成为了事实上计算机的标准总线。其所以能在各类总线中脱颖而出,是因为其具有传输速度快、支持无限猝发读写方式、支持并行工作方式、独立于处理器、提供4种规格、数据线和地址线采用了多路复用结构、支持即插即用功能等特点。本文重点介绍了PCI总线的写周期的时序波形的测量技术及分析方法,给出了时序波形的分析结果。

  2 PCI总线的功能

  2.1 连接到PCI总线上的设备

  连接到PCI总线上的设备分为两类:

  (1)主控设备(master):PCI支持多主控设备,主控设备可以控制总线、驱动地址、数据及控制信号;

  (2)目标设备(target):不能启动总线操作,只能依赖于主控设备向他进行传递或从中读取数据。

  2.2 有关PCI引脚信号

  有关PCI引脚信号说明如下:

  AD[31~0]:地址、数据信号复用线。PCI总线支持写猝发和读猝发。一个总线传输分为一个地址传送阶段和一个或多个数据传送阶段。有效,表示地址传送阶段开始,此时AD[31~0]包含一个32位的物理地址,选中I/O的一个字节单元或主存的一个双字单元。接下来为数据传送阶段(IRTY和TRDY同时有效),此时AD[7~0]包含最低字节数据,AD[31~24]包含最高字节数据。

  C/BE[3~0]:总线指令和字节允许信号的复用线。在地址传送阶段,C/BE[3~0]上传送的是4位编码的总线指令。在数据传送阶段,C/BE[3~0]用作字节允许标志,以决定数据线上的哪些字节数据为有效数据,C/BE[3~0]可依次对应于字节3,2,1,0。

  FRAME:周期帧信号。由当前总线控制者产生,表示一个总线传输的开始和延续。FRAME从无效变为有效.表明总线传输开始;保持有效,表明总线传输继续进行(1个或n个数据节拍正在继续);FRAME从有效变为无效,表明进入数据传输的最后一个数据传送阶段。

  2.3 总线指令定义

  在地址传送阶段,C/BE[3~0]线上送出总线指令的编码信息。总线指令用于对目标设备说明当前总线控制者正在进行的总线传输类型。表1给出了总线指令的定义。


  I/O读:用于从一个被选中的I/O单元中读取数据。

  I/O写:用于写数据到一个被选中的I/O单元中。

  3 测量PCI总线的I/O写时序波形的技术及分析方法

  测量PCI总线的I/O写时序波形共分3个部分,如图1所示。


  具体的实现测量的过程及分析方法介绍如下

  3.1 编写测试程序

  用汇编语言编写测试程序,该程序如下:


  3.2 制作测试板

  PCI波形采用厦门厦华三宝计算机有限公司状元一族主板,执行标准号:Q/FSl0938-1999。

  取一块该PCI总线实验板,根据引脚说明,将要测试的各点用焊接的方法引出,并标明引脚名称,各测试点对应关系如下:



  3.3 建立泰克示波器与PC机2通信连接

  利用泰克TDS210型存储示波器的RS 232通信接口与pc机2相连,该PC机用来将示波器测出的波形转换为.CSV文件,过程如下:

  PC机2与泰克示波器通信连接的操作步骤:

  (1)TDS一210型存储示波器RS 232通信接口用专用电缆与PC机相连。

  (2)打开存储示波器电源,启动PC机2。

  (3)在PC机2窗口中点击Wavestar for Oscillose。

  (4)点击Instrument manater(检测通信连接)→Responding(检测完成,关闭"×")。

  3.4 数据采集、数据转换的过程(操作步骤)

  (1)检查焊接无误后,将该实验板插入具有PCI插槽的被测计算机上,将软盘插入被测计算机,该软盘已存入用汇编语言写成的测试程序(TESTPCI),通电启动被测计算机,即PC机1。

  (2)接通示波器的电源,设置好示波器两通道的值,将CH1通道接FRAME,将CH2通道接AD0,在PC机1计算机状态提示符A:下,输入TESTPCI后回车,在泰克示波器面板上按下AUTORUN,调整频率,使FRAME的周期在4个以上,再按下RUN/STOP,使显示的波形稳定。

  (3)将泰克示波器按上述方法与PC机2计算机相连,以便他们之间通信,这台计算机用来对泰克示波器测试下来的波形进行数据转换,该计算机必须安装Wavestrafor Oscillose软件,该软件用来将泰克示波器测试的波形转换为.CSV数据文件。

  (4)测完FRM/AD0波形之后,将CH2通道改接AD8,在被测计算机的键盘上按下F3后回车,执行测试程序,再按下泰克示波器的RUNysT()P,必须注意的是在第一次按下AUTORUN后,接下来只要按RUN/STOP,不能按AUTORUN,否则时序会不一样。按同样的方法测量FRAME与CBE3,FRAME与CBE2,FRAME与CBE1,FRAME与CBE0,FRAME与AD16,FRAME与AD24,AD0与AD8,AD0与CBE0,AD0与CBE1,AD0与C13E2,AD0与CBE3各组的波形,并分别将测试的波形转换为.CSV数据文件后存盘。

  (5)将获得的数据进行分析。在PC机3计算机上安装ORIGIN6.0 PROFESSIONAL软件,利用该软件对.CSV数据文件进行分析。

  (6)分析得到的PCI写周期的时序波形详见第五部分实测PCI总线I/O写周期的时序波形。

  4 实测夏华状元一族主板PCI写周期的时序波形及分析

  通过用Origin 6.0 Professional软件对采集来的数据的分析,得知FRAME的四个周期对应AD0的一个周期,因此分析时就对AD0的一个周期进行分析,然后找到与AD0对应的

  AD8的波形与AD0埘应的CBE3的波形、与AD0对应的CBE2D的波形、与AD0对应的CBE1的波形、与AD0对应的CBE0的波形、与AD0对应的AD16的波形与AD0对应的AD24的波形。


  图2的写时序波形分析如下:

  当程序中向6018H单元写进00H,向6019H单元写进01H时,测得的波形如图2所示。在图2波形中,6018H单元的最低位地址线A0为"O",6019H单元的最低位地址线A0为"l",在地址传送阶段,C/BE[3~0]上传送的是4位编码的总线指令,从波形中可看出C/BE[3~0]在FRAME的四个周期中全为"0011",根据总线指令定义,该指令类型为I/O写。在FRAME的前两个周期中,A0为"0",在FRAME的后两个周期中,A0为"1",A8在FRAME的四个周期中全为"0",这符合程序中6018H,6019H的地址。在数据传送阶段,C/BE[3~O]用作字节允许标志,以决定数据线上的哪些字节数据为有效数据,C/BE[3~0]依次对应于字节3,2,1,0。从图中可看出,D0在FRAME的四个周期中全为"0",D8在FRAME的前两个周期中为"0",后两个周期中为"1",从波形中可看出在FRAME的前两个周期中c/BE[3~0]为"1110",根据字节允许标志定义,第0字节的数据为有效数据,因此D0的数据有效,为"0",与程序中向6018H单元写进00H相一致。在FRAME的后两个周期中C/BE[3~0]为"0101",根据字节允许标志定义,第1、3字节的数据为有效数据,因此D8,D24的数据有效,D8为"1",而D24无数据,与程序中向6019H单元写进01H相一致。


  图3的写时序波形分析如下:

  将程序稍改,即向6018H单元写进0lH,向6019H单元写进00H。测得的波形如图3。从图3中可看出C/BE[3~0]在FRAME的4个周期中全为"0011",根据总线指令定义,该指令类型为I/O写。在FRAME的前两个周期中,A0为"0",在FRAME的后两个周期中,A0为"1",A8在FRAME的四个周期中全为"0",这符合程序中6018H,6019H的地址。在数据传送阶段,从图中可看出,D0在FRAME的四个周期中全为"0",D8在FRAME的四个周期中全为"1",从波形中可看出在FRAME的前两个周期中C/BE[3~0]为"1101",根据字节允许标志定义,第1字节的数据为有效数据,因此D8的数据有效,为"1",与程序中向6018H单元写进01H相一致。在FRAME的后两个周期中c/BE[3~0]为"1110",根据字节允许标志定义,第0字节的数据为有效数据,因此D0的数据有效,为"0",与程序中向6019H单元写进00H相一致。说明数据是由写进6018H,6019H的数据决定。

  5 结 语

  从以上的分析可看出I/O写的时序波形是正确的,因此采用这种测试I/O写时序的方法是可行的。采用类似方法还可测试I/O读时序波形。对于研究PCI总线的时序提供了一种可行有效的方法。

关键字:PCI总线  I  O时序  波形 引用地址:PCI总线I O时序波形观测及分析

上一篇:散列DMA设计的高速串口驱动技术
下一篇:USB的便携式ARINC429总线通信设备设计

推荐阅读最新更新时间:2024-05-02 21:24

安森美推出兼容I2C及SPI的高精度数字电位计
  安森美半导体进一步扩充数字可编程电位计(DPP?) IC系列,推出集成了I2C及串行外设接口(SPI)总线连接的新的高精度器件。这些新的DPP为机械式电位计提供了低噪声、可靠及节省空间的另一选择,用于从仪表设备和工业自动化到电池供电的便携设备的广泛应用。   安森美半导体的CAT5171和CAT5172是单通道、数字可编程线性电阻分布特性(linear taper)电位计,提供256个抽头位置的精度。这两款器件分别藉I2C和SPI接口提供电阻触点(wiper)设置的数字控制,且两款器件都提供50千欧姆(kΩ)和100 kΩ的端到端电阻选择。   CAT5171和CAT5172对机械振动、撞击、氧化、灰尘及污
[模拟电子]
FPGA产业变革下的i-IP微电子
正如Xilinx CTO Bolsens强调的“伴随这些激动人心的性能提升的同时是FPGA价格的大幅度降低,必然引发产业在设计上出现变革,在更多领域得到发展和应用。” 经过二十几年的发展,FPGA应用在全球市场虽已初具规模,基于FPGA技术的应用、ASIC验证板卡也数不胜数,但对于全球瞩目的中国市场来说,ASIC设计工程师,在开发自己高端IP时,还是会受国内现有基于FPGA的ASIC原型验证平台和IP供应产业链所困。客观来说,目前国内研发的原型验证平台的扩展和稳定性差,性价比不高,不注重售后服务;而国外虽技术强大但价格偏贵,技术支持、服务也距离遥远,让许多中小型研发机构望尘莫及,同时国内一般工程师对如何在世界范围内获
[嵌入式]
FPGA产业变革下的<font color='red'>i</font>-IP微电子
stm32的模拟/硬件的spi和i2c通信及其应用
本章节主要讲解:模拟spi、硬件spi、两种方法驱动6针oled、模拟i2c、硬件i2c、硬件i2c驱动mpu6050 一、硬件spi 1、首先是基础知识,这里参考正点原子的资料:s 2、接下来讲一讲硬件spi及cubemx配置方法: 这里在cubemx配置,Mode部分配置是全双工还是半双工还是单线通信,是主机模式还是从机模式,如果是单线,那么是只接受还是只接受 Hardware NSS Signal配置NSS信号由硬件(NSS管脚)还是软件(使用SSI位)管理:内部NSS信号有SSI位控制 最下面配置一些参数,包括但不限于数据大小,第一位是MSB位还是LSB位,串行同步时钟的空
[单片机]
stm32的模拟/硬件的spi和<font color='red'>i</font>2c通信及其应用
Freescales i.mx6开发板配置IOMUX-迅为电子
为什么IOMUXSoc芯片上有很多引脚,每个引脚对应特定的功能。例如控制电机需要控制电机的功能引脚1和引脚2,控制传感器需要控制传感器功能的引脚3和引脚4。对于使用Soc芯片的需求方来说,可能只是控制电机,或者只是控制传感器。这样Soc芯片上的4个引脚就浪费了2个引脚。为了能提供更多的功能,减少引脚的浪费,可以把引脚1,2和引脚3,4合并,通过复用引脚来解决问题。 i.mx6的Soc芯片提供IOMUX机制就是用来解决引脚复用的问题。 如何确定使用引脚12,还是使用引脚34,是下面要介绍的主要内容 需要的概念Pad 对应的是Soc芯片上的引脚 Signal 对应的是控制电机的功能 需要配置的寄存器 Pad控制寄存器 Mux
[单片机]
Freescales <font color='red'>i</font>.mx6开发板配置IOMUX-迅为电子
STM32F4_TIM输出PWM波形(可调频率、占空比)
Ⅰ、概述 上一篇文章关于STM32基本的计数原理明白之后,该文章是在其基础上进行拓展,讲述关于STM32比较输出的功能,以输出PWM波形为实例来讲述。 提供实例工程中比较实用的函数:只需要调用该函数,参数为频率和占空比 void TIM2_CH2_PWM(uint32_t Freq, uint16_t Dutycycle); 先看一下实例中1KHz、20%占空比波形图 TIM2_CH2_PWM(1000, 20); 关于本文的更多详情请往下看。 Ⅱ、实例工程下载 笔者针对于初学者提供的例程都是去掉了许多不必要的功能,精简了官方的代码,对初学者一看就明白,以简单明了的工程供大家学习。 笔者提供的实例工程都是在
[单片机]
STM32F4_TIM输出PWM<font color='red'>波形</font>(可调频率、占空比)
输入输出设备I/O设备总结
I/O设备又叫输入输出设备。 如上图,对于I/O bus 包含数据总线、控制总线、地址总线; 每一个I/O设备均连接到I/O总线上,与pc进行数据传输。所以衍生出I/O接口的概念,逐渐产生了一门技术“I/O接口技术”。 I/O接口电路位于cpu和外设之间(复杂的外设需要有一个设备控制器),外设通过I/O接口把信息传送给微处理器进行处理,微处理器将处理完的信息通过I/O接口传给外设。 一个典型的I/O接口应包含:端口,地址译码,总线驱动,控制逻辑。 I/O端口属于cpu可以直接访问的寄存器,包括状态寄存器、数据寄存器、控制寄存器。 地址译码属于对I/O总线的地址进行译码选中I/O端口。 总线驱动是在I/O端口和I/O总线之间的
[单片机]
输入输出设备<font color='red'>I</font>/<font color='red'>O</font>设备总结
基于DSP与CPLD的I2C总线接口的设计与实现
带有I2C总线接口的器件可以十分方便地将一个或多个单片机及外围器件组成单片机系统。尽管这种总线结构没有并行总线那样大的吞吐能力,但由于连接线和连接引脚少,因此其构成的系统价格低、器件间总线连接简单、结构紧凑,而且在总线上增加器件不影响系统的正常工作,系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上,也能很方便地确定总线的时钟。 如今,为了提高系统的数据处理精度和处理速度,在家用电器、通讯设备及各类电子产品中已广泛应用DSP芯片。但大多数的尚未提供I2C总线接口,本文将介绍一种基于CPLD的已实现的高速DSP的I2C总线接口方案。 1 I2C通信协议 I2C总线是一种用于IC器件之间的二线制总线。它通过SDA(串行
[嵌入式]
Imagination 全新多线程、多核处理 I6500 MIPS CPU 产品概述
Imaginaon拥有完整的硅IP(硅知识产权)产品组合,包括SoC(片上系统)所需的关键性处理器,能够用来开发各式各样的移动、消费类和嵌入式产品。该公司全新的Warrior I –class I6500 是一款多线程、多核、多集群设计。可为多核异构设计提供全新等级的系统效率与可扩展的运算能力。完全满足汽车辅助驾驶系统和汽车、网络、、工业自动化、安全、视频分析、以及其他日益依赖于异构运算等应用的需求。    
[机器人]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved