ML2036型串行接口正弦波发生器及其应用

1 引言

在许多测试电路中往往需要产生频率和幅度连续可调的过零正弦波信号，近年来DDS（数字直接频率合成）技术比较迅速，广泛应用于通信领域，快速达到几百兆甚至上千兆，这里仅介绍一款适合信号测试电路的低成本DDS－ML2036，其电路更为简洁实用。

2 ML2306的主要特点

ML2306的主要特点如下：

可编程输出频率DC－50kHz。

正负双电源供电，过零正弦波输出。

低增益误差和谐波失真。

3线SPI兼容串行微控制器接口。 完全整合解决方案，无需外部元件。 12MHz的时钟输入时频率输出分辨率1.5Hz（%26;#177;0.75Hz）。 集成3MHz－12MHz晶体振荡电路。 输入时钟频率的1/2或1/8时钟输出。 ML2306采用PDIP和SOIC两种封装，引脚排列如图1所示，各引脚功能如表1所列（圆括号内的引脚号为SOIC封装）。

3 ML2306基本原理 ML2306由可编程频率发生器、正弦波发生器、晶体振荡器和串行数字接口组成。 3.1 频率发生器 可编程频率发生器通过16位数据字产生频率稳定的数字输出。频率发生器是由fCLKIN/4时钟控制的相位累加器组成，每4个CLKIN周期存储在数据锁存器中的数据加到相位累加器，输出频率等于累加器溢出率。当fCLKIN＝12.352MHz时，ΔfMIN＝1.5Hz（%26;#177;0.75Hz），通过使用一个低输入时钟频率可以获得较高分辨率的频率输出。例如当fCLKIN＝1MHz时，ΔfMIN＝0.12Hz（%26;#177;0.06Hz）。 输出频率：fOUT＝fCLKIN（D15－D0）DEC/223 频率分辨率：ΔfMIN＝fCLKIN/223 3.2 正弦波发生器 正弦波发生器由正弦查找表、DAC和低通滤波器组成。正弦查找表存储有正弦波的量化数据，在时钟控制下循环输出这些量化数据驱动数模转换DAC产生阶梯正弦波，再经过低通平滑滤波器便可产生平滑的正弦波。 ML2036有一个基准电压VREF输入。当增益控制GAIN输入逻辑1时，VOUT正弦波峰峰值电压等于%26;#177;VREF，VREF＝0V－（VCC－1.5V）；当GAIN输入逻辑0时VOUT峰峰值电压等于%26;#177;VREF/2，VREF＝0V－VCC。 模拟输出VOUT的零点偏移电压VOS是峰峰值输出电压的函数，如果VOUT（P－P）＝2.5V，VOUT（MAX）＝%26;#177;50mV，则VOS（MAX）＝%26;#177;[（2.5＋VOUT（P－P））/100]。 3.3 晶体振荡器 晶体振荡器为可编程频率发生器产生一个精确的参考时钟，可以在CLKIN和DGND之间放置一个3MHz－12.352MHz的晶体，不需要其他外部电容或元件，也可以直接用0－12MHz的外部时钟驱动CLKIN。BL2036还有两个时钟输出用于驱动其他外部器件，CLKOUT1是从CLKIN的2分频输出，CLKOUT2是从CLKIN的8分频输出。 3.4 串行数字接口 串行数字接口由一个移位寄存器和数据锁存器组成，时钟输入信号SCK、数据输入信号SID和数据锁存信号LATI可以与任何微处理器方便接口。数据线SID上的串行16位数据字在串行移位时钟SCK上升沿进入16位移位寄存器，数据装载到移位寄存器后在LATI下降沿锁存，LATI下降沿应该出现在SCK低电平期间，时序如图2所示。   3.5抑制模式和掉电模式 ML2036具有抑制模式和掉电模式，设置情况如表2所列。如果PDN－INH是逻辑1，通过在移位寄存器所有位插入0，同时使LATI变为逻辑1且保持为高电平，器件进入掉电模式，在这种状态下，功率消耗减少到11.5mW最大值，VOUT输出为0V。也可以通过PDN－INH引脚变为逻辑0使ML2036进入掉电模式，而无需考虑移位寄存器内容和LATI状态。如果使PDN－INH引脚变为VSS－（VSS＋0.5V），同时把移位寄存器所有位插入0并把LATI引脚变为逻辑1，器件进入抑制模式，VOUT将完成最后半个正弦波周期后接近VOS范围，就如同没有电压输出一样，如图3所示。 4 应用电路 ML2036简单易用，可以很方便的产生程控正弦波信号，图4所示是ML2036产生程控增益正弦波的硬件原理设计，图中的U3（AD5262）是程控数字电位器，具有256个节点，正负双电源供电，可以处理正负双向交流信号，过零正弦波峰峰值（%26;#177;2.5V）分辨率可以达到VREF/256＝10mW，再经过运放把峰峰值放大为20V。单片机AT89C2051用普通I/0口即可模拟ML2036和数字电位器AD5262的数字接口，从而对输出正弦波进行频率和幅度的控制。再把单片机串口收发信号经232电平转换后接到PC机串口，就构成幅度和频率都可以连续程控的过零正弦波信号发生器。