UltraSoC宣布推出业界首款支持RISC-V的处理器跟踪技术

发布者:轻松自在最新更新时间:2017-07-03 来源: EEWORLD关键字:UltraSoC  RISC-V 手机看文章 扫描二维码
随时随地手机看文章

嵌入式分析技术开发商UltraSoC日前宣布:公司已经开发出处理器跟踪技术,可支持基于开源RISC-V架构的产品。UltraSoC公司已经为处理器跟踪技术开发了一套规范,将提供给RISC-V基金会(RISC-V Foundation)作为整个开源规范的一部分。此外,UltraSoC如今成为了首家可提供此项功能的生态系统参与者。


5家内核(core)供应商也已经宣布他们支持新的跟踪规范,使该规范成为软件开发人员的一项关键功能,而不必担心其使用的是何种处理器;该规范的交付是RISC-V生态系统的发展过程中,向前迈出的重要一步。


RISC-V是一种开源指令集架构,最初由UC Berkeley开发,但现在正得到更广泛的采用。UltraSoC是RISC-V基金会的成员,积极地推动着其周边开发生态系统的成长。处理器跟踪功能支持软件开发人员去详细地、一条指令接着一条指令地查看程序,因而成为了软件开发人员的一项关键且必需的功能。


“RISC-V是一种非常好的架构:但是仅有一个架构是不够的,”UltraSoC首席执行官Rupert Baines说道。“客户需要一个可以让设计人员进行控制且驱动创新的一整套生态系统。UltraSoC旨在借助自己面向调试和开发的知识产权(IP)产品,在其中发挥重要作用,而支持RISC-V的处理器跟踪技术是该项工作中的一种重要支撑力量。”


UltraSoC正与包括晶心科技(Andes Technology)、Codasip、Roa Logic、SiFive和Syntacore等主要RISC-V内核供应商合作,打算在2017年晚些时候向RISC-V基金会递交一份有关处理器跟踪格式的提议,以作为开源标准实现的基础。


晶心科技首席技术官兼研发高级副总裁Charlie Hong-Men Su博士评论道:“我们的AndeStar™ V5架构是一种RISC-V的超集,它引发了客户的浓厚兴趣,这是因为在丰富的产品解决方案和服务、以及日益成长的RISC-V生态系统的支持下,晶心科技实现了20亿单位出货量的业绩记录。晶心科技欢迎RISC-V生态系统的持续强化,例如UltraSoC这次发布的重要的商用处理器跟踪功能。”


Codasip首席执行官Karel Masarik代表该公司说道:“随着我们更多的客户采用RISC-V,围绕着部署和调试必然产生了对丰富且标准化生态系统的需求。让这些生态系统就位,对于确保RISC-V成为所有开发团队的首选是至关重要的。我们非常高兴将提议的跟踪标准集成到我们已被广泛采用的Codix-Bk RISC-V处理器IP和工具中。”


Roa Logic总经理Richard Herveille补充道:“从调试这个出发点来看,处理器跟踪技术是RISC-V生态系统中真正缺失的部分,UltraSoC起到了很棒的带头作用。作为RISC-V基金会的创始成员之一,我们很高兴看到这次RISC-V生态系统的重要强化。”


 “作为RISC-V ISA的最初发明者,我们SiFive一直乐于看到RISC-V生态系统的快速成长,”SiFive产品和业务拓展副总裁Jack Kang说道。“我们使SiFiveCoreplex IP的采用模式变得简单而直接,包括我们的‘学习-评估-购买’这一购买流程也是如此,而UltraSoC推出的商用处理器跟踪支持技术,将使RISC-V的采用更加容易。”


Syntacore首席执行官Alexander Redkin说道:“我们很开心能与UltraSoC紧密合作来强化RISC-V生态系统。我们相信一个强大的、成熟的调试基础架构对于RISC-V的成功是关键且必要的;商业级RISC-V处理器跟踪技术的出现意味着向前迈出了一大步,我们很高兴为自己的SCRx内核系列产品增加这项极受欢迎的功能。”


UltraSoC上个月出席了由NVIDIA和上海交通大学(SJTU)在中国上海共同主办的RISC-V基金会研讨会。


UltraSoC的半导体知识产权(SIP)可以简化开发,并为系统级芯片(SoC)设计人员提供有价值的嵌入式分析功能。据SemiCo Research估算,芯片制造商通过在其开发流程中使用UltraSoC的技术,可使众多项目的盈利能力翻倍,而开发成本则可削减四分之一。


UltraSoC公司拥有十几家备受瞩目的授权客户,包括海思(华为)、Imagination Technologies、Movidius(现在属于英特尔)和美高森美(Microsemi)。UltraSoC的合作伙伴包括晶心科技、ARM、Baysand、Cadence/Tensilica、CEVA、Codasip、Lauterbach、MIPS、Roa Logic、Syntacore和Teledyne LeCroy。


UltraSoC的RISC-V处理器跟踪功能实现方案将在2017年第四季度推出。

关键字:UltraSoC  RISC-V 引用地址:UltraSoC宣布推出业界首款支持RISC-V的处理器跟踪技术

上一篇:英特尔®酷睿™X系列处理器现已上市
下一篇:系统厂商RT-Thread获得华强聚丰及思必驰天使轮投资

推荐阅读最新更新时间:2024-05-03 01:17

UltraSoC 和 Lauterbach 就RISC-V展开的合作
日前, UltraSoC 和 Lauterbach 宣布扩展其协同提供的通用系统级芯片(SoC)开发和调试环境,将增加对RISC-V开源处理器架构提供的支持。将RISC-V纳入到产品组合中承续了两家公司的承诺,即致力于支持业界所用的所有主要处理器架构,并为采用了多家供应商的不同CPU的异构系统设计人员提供最佳的开发工具。 UltraSoC最近成为了第一家宣布对RISC-V架构处理器提供跟踪解决方案的公司。将其与 Lauterbach 的 TRACE32套件结合起来,可以让RISC-V开发人员获得强大的调试、跟踪和逻辑分析工具,以加快开发速度并创造出整体质量更佳的成果。 “各种异构架构的应用正在快速增长,而RISC-V的兴起
[半导体设计/制造]
UltraSoC 嵌入式分析技术助力SMI在多领域里制造更强悍的芯片
UltraSoC日前宣布,其嵌入式分析技术已被Simple Machines,Inc(SMI)选用于其创新的可组合计算平台(Composable Computing Platform)之中。UltraSoC的技术将使SMI及其客户对该公司产品的硬件和软件行为有一个深入的了解,这些产品针对的是各种要求苛刻的应用,诸如安全应用、视觉认知、语言理解和网络级个性化 。 SMI的解决方案采用了一种全新的、已获专利的处理器架构,该架构被设计为可完全定制,以实现对片上资源的最大利用,从而使其适用于从边缘人工智能(AI)到网络级且高性能计算的广泛应用。UltraSoC的嵌入式分析技术将被设计到SMI的系统级芯片(SoC)半导体产品中,从而可以
[嵌入式]
Fraunhofer IPMS可提供RISC-V IP
RISC-V 的可访问性正在引发一场革命,由于其开放式架构,开发人员可以设计适合特定要求的处理器。 Fraunhofer IPMS 拥有广泛的 RISC-V 专业知识,用于研究项目并正在积极开发相关产品。 RISC-V 的设计目的除了强调新设计的计算能力外,还额外强调能源效率。这使得小型、节能且高性能的处理器成为可能。 由于指令集架构 (ISA) 是免费提供的,因此公司可以设计、定制和实施 RISC-V 处理器。 Fraunhofer IPMS还开发了基于开放RISC-V ISA的处理器IP。 EMSA5 是一款具有五级流水线的 32 位处理器,用于嵌入式系统以及汽车领域等功能安全应用,IP 核已通过 ISO 26262
[半导体设计/制造]
亚洲视野下的RISC-V
-V已经在这几年内证明了自己,即便是在与、x86看似悬殊的激烈竞争下,也能占据一席之地。这一点也被不少国家地区看在眼里,计划借此来发展本国的产业,尤其是以中国和日本为首的东亚地区。中国自然不必多说,我国的RISC-V生态发展迅猛,产学研全面发力。我们此前也报道了俄罗斯在RISC-V上的动向,那么世界各地的其他地区,尤其是亚洲其他地区,究竟是如何看待RISC-V的呢? 走上自主之路的印度 在近年来印度总理纳伦德拉·莫迪对“印度数字独立”愿景的推行下,印度本土也开始关注本土技术主导的创新生态,尤其是在处理器上。而RISC-V作为一项开放的ISA,无疑有着推动印度本土处理器设计发展的潜力。 为此,在印度及信息
[机器人]
RISC-V正向HPC市场急速拓展
RISC-V基金会诞生于10年前的加州大学伯克利实验室,因其在建立开源ISA中的革命性成功而闻名。 起初,该项目的目标是低功耗嵌入式处理器,但从那时至今,RISC-V架构已经有了很大的发展。自成立以来,该项目已发展到超过2000个成员,形成了与Linux基金会的战略伙伴关系,并为数百个行业和学术项目提供动力。 RISC-V发展的下一步将是为高性能计算(HPC)开发RISC-V。具体而言,RISC-V基金会宣布,它希望将其覆盖范围扩展到数据中心领域,重点关注包括机器学习在内的应用程序。 RISC-V基金会成员数 HPC需要加速器和异构平台 HPC包括两种主要的信息处理方法:串行和并行。 串行处理单元通常由C
[嵌入式]
<font color='red'>RISC-V</font>正向HPC市场急速拓展
利用GreenWaves的RISC-V打造纳米无人机大脑
日前,某研究团队发表了一篇论文,展示了一种并行超低功耗(PULP)处理器和卷积神经网络(CNN),可以赋予现成的Crazyflie 2.1纳米无人机实现 顶级自主导航能力 ——尽管体积和重量都很小。 “人工智能驱动的袖珍型空气机器人有可能彻底改变物联网生态系统,充当自主、不显眼和无处不在的智能传感器。 该团队在论文摘要中声称。 凭借几平方厘米的外形尺寸,纳米大小的无人驾驶飞行器(UAV)是室内人机交互任务的天然适配,我们在工作中解决的姿态估计问题也是天然适配。 然而,由于纳米UAV有限的有效载荷和计算能力,使机载大脑只能使用100mW以下的微控制器。我们的处理器在新型并行超低功耗(PULP)架构范式和深度神经网络(DNN
[物联网]
利用GreenWaves的<font color='red'>RISC-V</font>打造纳米无人机大脑
全新 IAR Embedded Workbench for RISC-V 支持 Andes CoDense™扩展
IAR Embedded Workbench for RISC-V 3.11 版支持 AndeStar™ V5 RISC-V 处理器的 Andes CoDense™ 扩展,以帮助嵌入式开发人员缩减代码尺寸、提高应用性能 瑞典乌普萨拉 - 2022 年 11 月 17 日 - 嵌入式开发软件和服务的全球领导者 IAR Systems® 宣布其最新版本的 IAR Embedded Workbench for RISC-V 3.11版现已完全支持 Andes Technology(晶心科技)旗下 AndeStar™ V5 RISC-V 处理器的 CoDense™ 扩展。CoDense™ 是处理器 ISA(指令集架构)的专利扩展,能够
[嵌入式]
全新 IAR Embedded Workbench for <font color='red'>RISC-V</font> 支持 Andes CoDense™扩展
芯华章联手芯来科技提升RISC-V处理器设计验证
近日,芯华章科技正式宣布与国内RISC-V处理器IP供应商芯来科技达成战略合作。 芯来科技将正式采用芯华章自主研发的新一代智能验证系统穹景 (GalaxPSS)及数字仿真器穹鼎 (GalaxSim)等系列EDA验证产品,加速新一代复杂RISC-V处理器IP的设计研发。 目前复杂CPU IP由于集成度高,其中各种模块互联复杂、测试功能点繁多,如果仅仅依靠工程师手写各种测试用例,验证周期冗长且效率低下。在高性能CPU设计的复杂场景下,单靠UVM也很难真正高效地产生有针对性的场景激励,且不同工具间兼容性差,极大限制了验证效率的提升。 芯来科技CEO彭剑英博士表示: “芯华章提供了非常专业的本地技术支持,其GalaxPSS智能验证工具
[手机便携]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved