新式DRAM存取技术倍增超频性能

发布者:神光骑士最新更新时间:2018-03-27 来源: 21IC中国电子网关键字:DRAM  存取技术  微处理器 手机看文章 扫描二维码
随时随地手机看文章

微处理器的频率频率可以透过许多方式大幅增加,但却受限于主存储器的性能而必须降低其频率频率来维持计算机系统的稳定性。本文透过对于静态随机存取内存(SRAM)单元缩减布局面积的研究,提出一种新的存取技术,可望提升动态随机存取内存(DRAM)单元的访问速度。


超频与内存的关联性


提升供应电压以及降低环境温度有助于增加微处理器、芯片组、主存储器的频率频率,这是对于计算机系统执行超频(overclock)的实体特性;微处理器、芯片组、主存储器、主板的整体电路设计,则是用于执行超频的硬件特性。 此外,维持操作系统(OS)以及应用程序在执行时的稳定性,是在超频之后的软件特性。


在超频进行中,某些应用程序会有频繁的数学计算以及大量的数据存取,这时可能发生超过晶粒封装材料或外部散热装置的散热效率,因此需要自动超频的技术来监视系统以及调整频率频率。 另一种自动超频是为了确认哪些安装在主板上的微处理器、芯片组、主存储器搭配的外部散热装置能够达到超频极限。 当基本输入输出系统(BIOS)的程序代码加入这一自动超频的功能时,个人计算机(PC)就不必进入OS,也就是不必接上任何磁盘驱动器,就能迅速获得超频的极限值,并且减少磁盘驱动器的磨损。


由于微处理器对于外围装置的数据存取会透过主存储器来处理,所以主存储器的稳定性影响着微处理器的执行,即使能够对微处理器进行超频也必须拥有可配合大幅超频的主存储器,这就是超频内存模块的用途。


数据传输接口


单倍数据速率同步动态随机存取内存(SDR SDRAM)数据传输接口主要针对DRAM的存取特性,因为DRAM需要经由更新作业来维持储存状态,并且在读取期间需要额外执行回写作业;虽然在写入期间没有额外的作业, 但也需要一段时间才能完成储存,这也相当于执行回写作业的时间。 由于DRAM的写入以及回写时间皆远大于高速微处理器内部的频率时间,所以SDRAM根据这样的存取特性而设计数据传输接口的各种讯号与作业程序。 SDRAM在发展至双倍数据速率(DDR)之后的性能价格比皆优于其它数据传输接口(如Rambus DRAM;RDRAM)。 如今,DDR SDRAM又区分为标准型以及行动型。


图1显示SDRAM的简要功能方块图,行地址选通讯号(CAS#)是根据预充电而设计的延迟控制讯号,亦即无预充电则不必分时控制列地址选通讯号(RAS#)、CAS#。 差动频率讯号(CLK, CKE)的频率是基于微处理器的工作频率,数据屏蔽讯号(DQM)对应差动频率讯号的边缘;这些讯号用于进行同步传输作业。 对于感测放大器以及写入驱动器的配置规划,通常根据外部数据总线的位宽度而设计相同的数量,然而,可以导入并行存取的方法来增加存取效率,因此增加了行地址的位宽度以选择同列不同行的感测放大器与写入驱动器。 这种方法产生了丛发模式(burst mode)以及同列存取,但并不会增加访问速度,并且还要进行同步传输作业,所以需要数据缓存器。

 

图1:SDRAM的简要功能方块图


图2显示SDRAM的命令序列,主要参考美光科技(Micron Technology)产品型号为MT48H8M16LF (Mobile SDRAM)的规格表而来。 在各命令序列之中,最单纯的命令序列是单一读取以及单一写入,由此可清楚SDRAM的基本作业规则。 在图中所表现的命令序列是先执行预充电(PRE),然后活化(ACT),最后执行读取或写入存取(RD或WR),如此循环。

 

图2:SDRAM的命令序列:单一读取或单一写入


图中,频率时间(tCK)是从此次频率边缘至下次频率边缘为止的时间。 列地址选通预充电时间(tRP)是从PRE命令至ACT命令为止的时间。 列地址选通至行地址选通延迟(tRCD)是从ACT命令至RD命令或WR命令为止的时间。 行地址选通潜伏(CL)是从RD命令开始等候一段时间,并且以tCK为基本单位,然后乘上倍数。 写入时间(tWR)是从WR命令至PRE命令为止的时间;另外还可以tCK为基本单位,然后乘上倍数,如同行地址选通潜伏的计时方法,因此命名为行地址选通写入潜伏(CWL)。 列地址选通时间(tRAS)是从ACT命令至PRE命令为止的时间。 更新命令时期(tRC)是从这次ACT命令至下次ACT命令为止的时间。


DDR SDRAM在PC上的主要设定参数是tRP、tRCD和CL。 对于超频内存模块的性能则要额外考虑频率时间与写入时间的最小值,另外就是供应电压的最大值。


数据传输接口的存取效率


SDRAM的存取效率来自丛发模式以及同列存取,并且由此达到数据传输接口的传输速度。 如果要频繁进入同列存取那么还要在软件层级之上对数据结构与数据处理进行优化的安排;关于数据结构的优化像是先分析会被频繁存取的数据字段,然后将这些数据字段合并在同一数据结构, 使得这些数据字段可以储存在主存储器内部的相同列地址;关于数据处理的优化像是减少同时对不同数据结构进行交互运算以及交叉存取。


如果发生丛发模式以及同列存取的机率太低,那么存取效率会大打折扣,并且数据传输接口的传输速度会低于DRAM单元的单独写入速度。 这从单一读取以及单一写入的命令序列来看则能明白这二者皆要执行预充电,但是DRAM单元在写入特性上不必进行预充电,然而,这是为了配合丛发模式以及同列存取而设计成相同的命令序列,所以在SDRAM的传输技术之下, 软件对于数据处理的设计也会影响程序代码的执行速度。 如果计算机软件未能针对丛发模式进行优化,但又要提升执行速度,这会有三种选择,一是超频,二是升级主存储器,三是升级PC。


1T DRAM模块的超频性能


如果说3T DRAM是第一代DRAM技术,使用差动放大器实现读取功能的1T DRAM是第二代DRAM,那么在本文中的第三代DRAM技术是指取代差动放大器且大幅提升读取功能的存取技术。 1T DRAM的内存单位是由一晶体管以及一电容器所组成的储存单元,又称为1T DRAM单元。 图3显示在单一储存单元上进行存取作业的波形,上半部份是使用差动放大器的第二代技术,下半部份是第三代技术,此图主要用于比较这二者完成读取作业所需花费的最长时间。 当这一电容器的储存电压(Vstorage)放电达到最小差异电压(Min. ∆V)时就必须立即进行更新作业(即读取),所以此图呈现有关读取作业的最长时间就等于是更新作业的最长时间。 图中标示有tprecharge、tread、trewrite、twrite,这些技术用语依序对应产品规格的tRP、tRCD、CL与CWL。 第三代技术无需tRP,除此之外,tRCD也很短暂且可由CWL替换CL,因此访问速度接近SRAM,存取效率低于SRAM。

 

图3:单一储存单元进行读取作业的波形


图4用于观察SDRAM的命令序列对于不同存取技术所发生的变化,此图用于比较第二代与第三代技术之间的存取效率。 SDRAM的命令序列有多种组合,其中读取命令至写入命令(READ to WRITE)最能突显不同存取技术之间的差异。 第三代技术的读取时间(tread)很短,于是CL值可以很小,但受到差动频率讯号以及DQM讯号的限制而不能等于0;另外,即使CL值等于1也还有回写时间(trewrite),所以第三代技术要以CWL值来替换CL值。

 

图4:SDRAM的命令序列:读取命令至写入命令


参考三星电子(Samsung Electronics)产品型号为K4A4G165WD的产品规格表,其中有一规格是DDR4-1600 (11-11-11),频率时间(tCK)是1.25奈秒(ns),CWL的正常值是9, 且小于CL值。 频率时间的倒数是数据传输接口的频率频率;1600是数据传输接口的传输速度,SDR的传输速度等于频率频率,DDR的传输速度是频率频率的2倍;(11-11-11)所对应的定义依序是CL、tRCD、tRP, 这些数值合称为速度容器(speed bin)。 这容器在PC上就是北桥芯片组内部的组态缓存器,必须在其储存这些数值之后才能存取主存储器。


在图2中,tRCD以及tRP对应频率讯号的正缘,因此这二者的最小值是0。 在图4中,CL的最小值受到频率讯号的限制,因此是1;另外,特别标示CWL及其数值在于表示当正常工作时,CWL与tCK相乘之后的数值必须大于或等于储存单元的写入时间(twrite)。 当执行超频时,若不增加CWL值则必须更加频繁执行更新命令,除此之外,由于IC的制程变异以及泄漏电流而导致每一储存单元的访问时间不一致,因此更容易发生数据错误,所以为了稳定性而必须增加CL值以及CWL值,甚至要特别降温。 当上述这些参数在相同的制造条件之下生产第三代DRAM技术时,速度容器的最小设定值可以是(1-0-0),CWL值可同于上述的产品规格, 因此第三代DRAM技术的存取效率在尚未超频之时就可超过以第二代DRAM技术所生产的超频内存模块。


3T SRAM模块的超频性能


3T DRAM单元是首次实现DRAM的储存单元,为了大幅减小IC的布局面积而发展到1T DRAM单元。 笔者在当年发现微处理器的频率频率受到DRAM的限制而尝试以三晶体管组成SRAM,这样的布局面积大约与3T DRAM单元相似。 如果将SDRAM换成同步静态随机存取内存(SSRAM),那么在存取效率上是远高于第三代DRAM的,因为它的CWL值可达到0,在这样的条件之下假使没有丛发模式以及同列存取也能趋近数据传输接口的传输速度。 如果使用3T SRAM模块进行超频,那么访问时间会正比于晶体管的切换时间,并且温度升高会减小切换时间,因此CL以及CWL的组态设定值不会因超频而增加,也不必特别降温。


结语


根据研究报告指出,DRAM单元在读取时会发生软错误(soft error)而导致微处理器不能正常执行程序代码,所以要求DRAM模块加入错误纠正码(ECC)。 那么有谁反向思考过这问题:在微处理器以及芯片组内部也有许多缓存器,为何这些研究报告没有明确指示这些缓存器也要使用ECC来减少软错误呢?


在我们观察第二代DRAM技术在单一储存单元上进行存取作业的波形图之后就能得知差动放大器的鉴别准位非常低,所以比那些缓存器以及SRAM单元更容易受到干扰。 超频功能可以增加微处理器的处理速度,但对于大量数据的存取效率则取决于主存储器的技术,而那些存取性能不佳的主存储器更容易导致微处理器发生无作业时间(NOP time)来等候存取数据,因此在超频之后有可能增加功率消耗, 也难以经由超频功能来大幅提升对于零散数据进行处理的速度。

关键字:DRAM  存取技术  微处理器 引用地址:新式DRAM存取技术倍增超频性能

上一篇:中美贸易战对这些企业影响很大
下一篇:闪迪发布新一代的400GB UHS-I microSD存储卡

推荐阅读最新更新时间:2024-05-03 02:39

稳住DRAM价格,三星、SK海力士将调整供给量
业界对存储器市场景气预估意见纷歧,传出三星电子(Samsung Electronics)与SK海力士(SK Hynix)可能弹性调整供给量配合市场需求,避免DRAM价格下跌。但除了国外分析师对市场景气看坏,韩国金融业界也预估两大韩厂会持续扩大DRAM供给量,呼吁厂商暂缓投资。 据韩媒Digital Daily报导,最近有若干产业分析报告书提到,韩国存储器厂商的DRAM库存量换算成金额时,大约是厂商公布的4倍之多,消息引起韩国业界反弹,认为报告书内容毫无根据。 韩国业界表示,存储器制程技术持续发展,自然会带动产品价格下滑,若欲维持一定市场价格,则需要厂商主动节制出货量。三星电子与SK海力士尚未确定设备投资金额,若能采取符合市
[嵌入式]
系统设计工程师不可不知的DRAM控制器核心结论(二)
建立一个控制器   与前面所述不同的是DRAM时序非常复杂,接近混沌。从DRAM芯片设计人员的角度看,这非常合理,但是,很难满足多核SoC的需求。DRAM序列或者时序命令上看起来无关紧要的小改动会导致您访问存储器的带宽的巨大变化。由于存储器带宽通常是关键任务的瓶颈所在,因此,带宽的变化很快就会影响系统性能。然而,命令序列和时序来自应用程序和系统软件之间,以及系统硬件各种单元之间复杂的交互——包括缓存控制器、存储器管理器、直接存储器访问(DMA)控制器和加速器,以及DRAM控制器。   SoC的功能越来越强大,这种情况会更加复杂。目前,一个多核系统级IC会有同时运行的两个甚至更多的多线程CPU,导致共享L2高速缓存来读取指令线,
[模拟电子]
系统设计工程师不可不知的<font color='red'>DRAM</font>控制器核心结论(二)
瑞萨电子RE微处理器荣获2019Aspencore全球电子成就奖
这款基于瑞萨独有的SOTB™制程工艺的能量收集嵌入式控制器产品 获得年度微控制器产品奖 全球领先的半导体解决方案供应商瑞萨电子株式会社宣布,基于瑞萨独有的SOTB™(Silicon on Thin Buried Oxide 薄氧化埋层覆硅)制程工艺的能量收集嵌入式微控制器(MCU)RE荣获由全球电子技术领域知名媒体集团Aspencore评选出的2019年度MCU产品奖。该奖项此次共收到来自行业内知名半导体供应商的100多款候选产品,通过Aspencore编辑的评估,挑选出10多款产品入围,最终RE脱颖而出,获得该产品奖。 瑞萨能量收集芯片RE采用了革命性SOTB制程工艺,该技术可帮助用户同时实现低工作电流和待机电流,
[嵌入式]
瑞萨电子RE<font color='red'>微处理器</font>荣获2019Aspencore全球电子成就奖
应对DRAM价格下滑,尔必达将全面采用300毫米晶圆
日本尔必达(Elpida Memory)2008年3月将开始完全使用300毫米晶圆生产DRAM芯片,以降低单位芯片成本,应对价格下滑局面。 尔必达是日本唯一一家生产电脑和手机DRAM芯片的厂商。它以前曾说过,将在2008年的某个时间完成向300毫米晶圆的过渡。每片300毫米晶圆可以产出的芯片数量,是200毫米晶圆的两倍。 在价格下跌之际,内存厂商不断增加资本支出以维持利润率,但这导致价格进一步走低。 全球最大的DRAM厂商韩国三星电子日前表示,将把2007年内存方面的资本支出计划提高到创记录的78亿美元。 尔必达的发言人Hideki Saito表示,公司已确定2008年3月完成过渡的具体目标。
[焦点新闻]
微处理器和以太网接口实现嵌入式尿液分析仪系统的设计
1 项目概述 我们设计的微型尿液分析仪可以检测尿液的十种参数,包括白细胞、亚硝酸盐、尿胆原、蛋白质、PH值、潜血、比重、酮体、胆红素和葡萄糖。 在用户把浸没了尿液的试纸条放入仪器后,通过LPC2148控制LED光源进行分时发光,然后反射光通过光纤照射到CCD上,经过信号的采集和模数转换,并在微处理器中经过归一化的算法,将结果输出至LCD进行显示,或者根据需要传输至PC。并可以利用以太网接口连接Internet,方便建设一个健康检测网络。不用复杂的操作便可以得到医生的诊断,十分适合家庭用户的使用。 通过设计新的仪器结构和检测方法,使仪器精度达到或超过国内医院使用较多的尿液分析仪的水平,把体积减小到170×110×120mm左
[单片机]
<font color='red'>微处理器</font>和以太网接口实现嵌入式尿液分析仪系统的设计
从天堂到地狱,日本半导体为何败北
“股价和地价将会无限上涨的‘超现实’消失了,日本站在悲惨遭遇造就的废墟之中,终于从噩梦中醒了过来。” 日本半导体的惨败已是不争的事实。 2013年, 在NHK《日本制造反攻的剧本》节目中,日美贸易战期间负责与美国交涉的通产省官员表示:因为来自美国的压力,(通产省)在推行支持半导体产业发展的政策时遭遇阻力。在美国从日本那里照猫画虎,成立了Sematech(半导体制造技术战略联盟)之后,美国半导体在1993年成功反超了日本。 言下之意,日本半导体产业之衰败,是因为美国施压,日本的产业政策无法施展。 但因为日美贸易摩擦而签署的日美半导体协议,早在1996年即失效。而根据经产省(前身为通产省)的统计数据,日
[半导体设计/制造]
从天堂到地狱,日本半导体为何败北
瞬时启动单芯片MachXO3D FPGA为汽车网络带来企业级安全性能
我们生活在一个高度互连的世界,很容易受到各种来源的网络攻击。仅2018年,硬件攻击让超过30亿系统暴露在数据盗窃、非法操作和其它安全隐患中1。 在汽车领域,如今的智能联网汽车则加剧了这类安全问题。若网络攻击造成汽车失控不仅会对目标车辆中的人员造成伤害,更有可能危及附近的车辆、行人和财产。 因此,汽车的设计人员和厂商正极力寻找保障系统安全之道。正如本文所述,解决方法之一是采用莱迪思半导体的MachXO3D™ FPGA 。 老式汽车时代已经过去 汽车市场在不断演变,近些年来的变化尤其剧烈,变化速度极快。 以微处理器单元(MPU)和微控制器单元( MCU )为主的计算器件在20世纪七八十年代晚期开始应用于汽车。起初,
[汽车电子]
瞬时启动单芯片MachXO3D FPGA为汽车网络带来企业级安全性能
经济学家纷纷加入芯片大讨论,看时寒冰怎么蹭热点
  在中兴通讯遭美国禁售之后,有关 芯片 的讨论非常激烈。下面就随嵌入式小编一起来了解一下相关内容吧。   今天,中国 芯片 产业与国际的差距,已经越来越大。而回首过去,中国其实曾经拥有成为世界 芯片 强国的历史机遇。改革开放后,中国芯片产业发展迅速。比如,1985年的时候,江苏无锡的742厂就已经能够生产64K  DRAM ,这相当于跟我国台湾地区、韩国处在几乎相同的起跑线上。1989年以后,西方制裁中国,给中国的芯片发展造成了非常大的阻力。这是中国芯片产业因此错过的第一次机遇。      经济学家纷纷加入芯片大讨论,看时寒冰怎么蹭热点   尽管遭遇重重阻力,中国芯片产业依然在奋勇追赶。尤其是在上世纪90年代初期,当时的朱
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved