炬力正式采用S2C公司的ASIC原型设计工具

最新更新时间:2009-10-30来源: EEWORLD关键字:S2C  SoC  IP  FPGA  TAIPlayerPro  珠海炬力  原型验证 手机看文章 扫描二维码
随时随地手机看文章

      S2C公司,致力于提供领先的片上系统(SoC)设计解决方案提供商今天宣布, S2C公司的ASIC原型的硬件和软件正式被炬力半导体公司采用在其芯片设计流程中。炬力使用S2C的Virtex-5 TAI Logic Module,一种基于FPGA的原型系统,以及TAI Player Pro软件加速SoC设计创造,验证及在芯片被制造出来以前进行演示。炬力集成电路设计公司是中国领先的无晶圆半导体公司之一,提供混合信号和多媒体SoC的便携式消费电子产品的解决方案。

      使用FPGA进行高效的ASIC原型验证已经成为炬力能够提供有市场竞争力的SoC的关键因素之一,因此,需要非常慎重地考虑来决定采用哪种外部工具做ASIC原型。“当我们的设计容量需要多颗大型FPGA能够容纳的下的时候,通过内部团队自己建立FPGA原型系统变得非常繁琐,因此我们到了必须得选择一个专业的合作伙伴来帮助我们的时候”,炬力系统部高级经理方亮说。“经过细致的评估,我们选择S2C公司的Virtex-5 TAI Logic Module产品作为我们的ASIC原型验证平台。这不仅因为S2C的原型硬件具有很高的性能和可靠性,还由于S2C可以提供全面的简化FPGA原型搭建和调试的软件”。

      S2C公司的Virtex-5 TAI Logic Module原型验证平台具体极大的灵活性,如可设置多种I/O电压标准,可编程的片上时钟,支持两个DDR2的SO-DIMM插槽。使用多颗最新的Xilinx Virtex5-LX系列的FPGA,TAI Logic Module能容纳高达1200万ASIC门的逻辑设计,并且每个FPGA可连接超过1000个I / O引脚。高级功能中最好用的就是通过板载的USB接口能够通过PC来运行TAI Logic Module的主要功能。通过TAI Player运行软件,用户可以下载设计到FPGA,编程产生时钟,以及对硬件进行自测试。通过最新发布的TAI Player Pro软件3.1版本,用户可以分割和编译一个设计到多个FPGA,通过内部逻辑分析仪(ILA)来同时调试多颗FPGA的设计,这大大提高了SoC设计人员的效率。

      “S2C公司致力于帮助客户解决各种各样繁琐的SoC原型工作,包括FPGA板原理图设计,版图设计,制造,装配,测试和调试,以减少客户在SoC设计和验证上的工作量,以此保证他们所设计的芯片在市场上拥有更大的竞争力。”S2C公司董事长兼首席技术官陈睦仁说,“炬力是国内领先的多媒体应用处理器芯片供应商,我们很高兴他认可S2C产品的质量和多功能性。我们将尽最大的努力为炬力提供最好的技术支持,并期待着帮助其加快SoC设计和验证的流程。”[page]

关于炬力

      炬力集成电路设计有限公司,是一家在纳斯达克上市的IC设计公司,由来自中国内地,香港,台湾及硅谷等地拥有丰富设计经验的团队创办。自2001年以来,它已成为一个世界知名的IC设计公司,设计开发SoC集成电路产品和整体系统解决方案。炬力具备多年的设计和生产经验,业务涵盖集成电路设计,系统解决方案开发,测试和销售。在2003和2004年,其被中国半导体协会评为中国增长最快的十大IC设计公司之一。

关于S2C公司

      S2C公司总部设在美国硅谷,是全球领先的提供系统到芯片整体解决方案的供应商。S2C有4个主要的业务来帮助进行SoC设计的开发:

• 基于FPGA高效的SoC原型验证工具
• 第三方硅IP
• 全定制的ASIC设计服务
• 零掩模费,无最小订单量的结构化eASIC

      S2C的价值体现在,我们的高素质的工程师团队和以客户为导向的销售队伍,能够很好的理解客户SoC设计所要满足的市场需求。S2C独特的基于FPGA的电子系统级设计方案,采用了我们的TAI IP技术的专利,使得设计工程师可以快速而安全地使用所需的IP(FPGA格式)在FPGA平台上整合成SoC设计原型,进而可以实现软件的同步开发。通过把高效的原型验证方法学与完整的硅IP和先进的SoC设计解决方案结合起来,我们能够让SoC设计周期节省大约9个月的时间。
为更好的满足中国SoC设计快速增长的需求,S2C目前在中国设有3个办事处,上海,北京和深圳。S2C是SoCIP 研讨展览会的主办者,为亚太地区的SoC专业设计人员与国际上领先的IP和SoC解决方案供应商建立相互沟通的平台。

关键字:S2C  SoC  IP  FPGA  TAIPlayerPro  珠海炬力  原型验证 编辑:冀凯 引用地址:炬力正式采用S2C公司的ASIC原型设计工具

上一篇:Marvell ARMADA处理器部署Vivante GPU
下一篇:Cadence推出基于SMIC 65 纳米低功耗设计流程

推荐阅读最新更新时间:2023-10-12 23:16

VERTIGO (IST 033709)嵌入式系统设计验证平台
第六期研究框架计划中的一个战略目标研究项目 – 优先级2,信息社会科技项目 中国,2007年2月1日 – 代号为VERTIGO(嵌入式系统设计验证平台)的战略目标研究项目致力于确保欧洲电子工业在嵌入式系统领域继续保持竞争优势。该项目是由欧盟委员会在欧盟第六期研究框架计划的信息社会科技(IST)领域内发起的,该项目整合了意法半导体、Aerielogic、TransEDA以及四所欧洲大学的优势互补性专业技术;意法半导体是世界最大的半导体制造商之一,并是系统芯片(SoC)技术的领导者,Aerielogic和TransEDA是设计验证工具的专业厂商;四所大学分别是Link pings (瑞典), Southampton (英国)
[焦点新闻]
基于FPGA的高速数据采集系统的设计方案
  1.引言   传统的数据采集系统,通常采用MCU或DSP作为控制模块,来控制A/D,存储器和其他一些外围电路。这种方法编程简单,控制灵活,但缺点是控制周期长,速度慢。特别是当A/D本身的采样速度比较快时,MCU的慢速极大地限制了A/D高速性能的使用。MCU的时钟频率较低并且用软件实现数据的采集,软件运行时间在整个采样时间中占的比例很大,使得采样速率较低。   随着数据采集对速度性能的要求越来越来高,传统的采集系统的弊端越来越明显。本设计采用FPGA,各模块设计使用VHDL语言,其各进程间是并行的关系。它有MCU无法比拟的优点。FPGA的时钟频率高,全部控制逻辑由硬件完成,实现了硬件采样,速度快。   2.系统
[单片机]
基于<font color='red'>FPGA</font>的高速数据采集系统的设计方案
基于FPGA动态背光源及其驱动电路设计
  引言   当代LCD 显示大部分采用的是冷阴极射线荧光灯(CCFL)背光或LED 静态背光,由于CCFL 亮度不易控制并且响应速度慢,造成能源浪费和动态模糊。LED 静态背光效果虽好,但是其耗能也较为严重,另外恒定亮度的背光使得图像的对比度下降,显示效果不理想。对图像RGB 像素进行分析,在某些区域适当地采用低一级亮度的LED 背光,不仅可以节能,而且会扩大图像显示的对比度,消除动态模糊现象。   1 设计方案及其原理   动态背光源表面上是个整体,其实内部在制作原理图时已经将之分成多个区域,分别控制其各自的亮度。可知背光灯的密集度越高,划分的区域越多、面积越小,显示出来的整体效果会越好。但是从成本、经济价值
[电源管理]
基于<font color='red'>FPGA</font>动态背光源及其驱动电路设计
基于OMAP的嵌入式TCP/IP开发
随着人们对智能化产品需求的增加,未来的嵌入式产品,包括各种家电、通信、PDA、仪器仪表等设备正逐渐走向网络化,以共享互联网中庞大的信息资源,因此使嵌入式设备的网络化开发有广阔市场前景,由于嵌入式硬件资源有限,而传统的TCP/IP等网络通信协议对计算机存储器、运算速度的要求较高,所以不能直接应用,为此,必须开发一套适合嵌入式系统的、高度优化的、最为精简的TCP/IP协议栈。 开放式多媒体应用平台OMAP(Open Multimedia Application Platform)是美国德州仪器公司推出的高度集成的软硬件平台。OMAP具有独特的双芯结构,结合了DSP与RISC内核,可为无线多媒体设备提供独一无二的性能和功耗优势,OMA
[嵌入式]
英特尔正研发高端GPU,未来GPU+CPU+FPGA
近日消息,据美国媒体PCWorld报道,英特尔通过Twitter向外界证实称:“英特尔首款独立GPU将会在2020年推出。” 早在2017年11月,英特尔就放出信号,对GPU再次开始重视,当时它从AMD挖来显卡高手拉加·库德里(Raja Koduri)。在显卡产业,库德里一直都是备受尊敬的领导者,很少有人想到英特尔会在3年之内就拿出有形产品。 分析师瑞安·乔舒亚(Ryan Shrout)认为,英特尔在2020年之前推出独立GPU,与AMD Radeon、英伟达GeForce产品竞争,这一计划相当“激进”。乔舒亚认为,英特尔产品的性能与效率必须与AMD、英伟达处在同一等级,或者说,差距至少要控制在20%的范围之内。 分析师对英特尔计
[嵌入式]
基于FPGA的QPSK及OQPSK信号调制解调电路
   0 引言   调制识别技术在军事、民用领域都有十分广泛的应用价值,近年来一直受到人们的关注。随着更多调制方式的使用,调制识别技术也在不断向前发展,并应用于各个领域。   数字调制信号又称为键控信号,调制过程可用键控的方法由基带信号对载频信号的振幅、频率及相位进行调制。这种调制的最基本方法有3种:振幅键控(ASK)、频移键控(FSK)、相移键控(PSK)。根据所处理的基带信号的进制不同,它们可分为二进制和多进制调制(M进制)。多进制数字调制与二进制相比,其频谱利用率更高。其中QPSK(即4PSK)是MPSK(多进制相移键控)中应用较广泛的一种调制方式。交错正交相移键控(OQPSK)是继QPSK之后发展起来的一种恒
[嵌入式]
基于<font color='red'>FPGA</font>的QPSK及OQPSK信号调制解调电路
联发科发布全球首颗4nm SoC 天玑9000
集微网消息 联发科今日(11月19日)发布了全球首颗采用台积电4nm的智能手机处理器天玑9000。该芯片也创下了多个业界第一。 天玑9000的CPU部分采用了最新的Arm V9架构,具有1个超大核,Arm Cortex-X2核心,频率3.05GHz;3个大核, Arm Cortex-A710 核心,频率2.85GHz;4个小核,Arm Cortex-A510能效核心;支持LPDDR5X内存,速率可达7500Mbp。 天玑9000还具有14MB的缓存设计,包括8MB的L3缓存,6MB的系统缓存,可以与PC级的处理器相媲美。 GPU部分采用了Arm Mali-G710 十核 GPU,支持移动端光线追踪图形渲染技术,支持18
[手机便携]
联发科发布全球首颗4nm <font color='red'>SoC</font> 天玑9000
欧洲公司联合开发新型片上系统
    据中国国防科技信息网报道 先进半导体解决方案供应商瑞萨电子公司和工业通信系统设备供应商Hilscher公司今天宣布联合开发新型片上系统(SoC),用于未来高端运动控制及自动化控制产品。瑞萨电子公司和Hilscher公司联合开发的SoC系统被称为netX 4000,计划作为Hilscher公司下一代高端通信控制器系列的新产品推出。     瑞萨电子公司开发的SoC平台将基于一个双核ARM Cortex A9 CPU系统,采用瑞萨公司40纳米节点工艺技术,使用高速外设的基础配置,如PCI Express、USB 2.0(高速USB)、千兆以太网、加密组件及图形加速。DDR2内存接口、SRAM/闪存接口、SD卡接口、高精度ADCs
[手机便携]
小广播
热门活动
换一批
更多
最新半导体设计/制造文章
更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved