Cadence设计系统公司宣布,位于中国深圳的、无晶圆厂集成电路设计领先企业芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系统来加速其RTL设计流程,并为下一代数字消费和网络芯片提供了一个验证流程。
芯邦是一家领先的芯片供应商,其芯片的目标应用领域有数字音视频处理、移动存储、网络通信和消费电子等。 Cadence Incisive Xtreme III 系统以及Incisive Enterprise Simulator的部署,使芯邦的工程师能加速其寄存器传输级(register-transfer level, RTL)全芯片SoC验证,加速倍数可达500倍。
“采用了Cadence Xtreme III之后,我们看到效果显著提升——它能加速验证时间500倍以上,”芯邦总裁张华龙表示, “我们对其易用性和调试能力同样感到吃惊,它能帮我们大幅缩短芯片的验证周期,从而适应这个要求严苛的消费电子市场。 我们期待在将来的65纳米实现及设计服务等项目上同Cadence继续合作。”
Cadence Incisive Xtreme系列高性能、高容量加速器/仿真器可在行为级、RTL级和门级上加速设计的功能性验证。 Xtreme系列针对多用户、多地点、多用途系统而设计,可以与Incisive仿真环境结合,来进行高级验证规划,并推进基于覆盖率的、以指标为导向的验证闭合。 它还具有先进的调试功能并能使模拟、加速及仿真间即时“热插拔”的采用变得更容易。
“芯邦采用Xtreme III的经验是个极好的例子,足以证明,Cadence基于硬件的解决方案能在当今高度竞争的消费电子市场帮企业大幅缩短开发周期,”Cadence中国及香港地区总经理刘国军表示, “我们很荣幸地看到,芯邦这样的客户在使用我们领先业界的技术方案之后获得了竞争的优势。”
关键字:Cadence 芯邦科技 RTL设计 Incisive Xtreme
编辑:Frank 引用地址:芯邦采用Incisive Xtreme系统提升SoC验证实效
推荐阅读最新更新时间:2023-10-12 23:18
Cadence端到端方案为UPEK整合芯片流程
2009年3月4日,Cadence设计系统公司今天宣布生物指纹安全解决方案领先厂商UPEK®, Inc.已经整合其设计流程,并选择Cadence®作为其全芯片数字、模拟与混合信号设计的唯一全套供应商。此举再次肯定了Cadence在为当今最具创新产品提供端到端设计解决方案方面的领先地位。
除了继续使用Cadence定制IC设计解决方案外,UPEK已经将其全芯片设计解决方案整合,并转为Cadence的端到端解决方案,包括Cadence定制IC解决方案、Incisive® Design Team Simulator、Virtuoso® Multi-Mode Simulation,以及Virtuoso® Digital
[单片机]
Cadence低功耗解决方案助力凌讯科技
全球电子设计创新领先企业Cadence设计系统公司(纳斯达克:CDNS)今天宣布,数字广播及无线宽带通信传输领域的核心技术开发及相关应用产品提供商凌讯科技(Legend Silicon)利用Cadence®的低功耗解决方案,已成功完成一款90纳米芯片设计,并获得投片的一次成功。凌讯选择Cadence作为其65纳米及45纳米设计的首选EDA供应商, 还将采用整套Cadence Low-Power Solution。这突出了Cadence在推动和增强低功耗设计创新方面的承诺。
使用Cadence的软件,凌讯科技成功完成了这一款有挑战性的、数百万门级90纳米DTV设计,目前已处于量产阶段。因此, 凌讯科技现得以向用户提
[焦点新闻]
Cadence为FPGA/ASIC设计提高验证效率
加州圣荷塞,2011年1月11日 – 全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS),今天宣布在帮助ASIC与FPGA设计者们提高验证效率方面取得最新重大进展。加上对最新Accellera Universal Verification Methodology (UVM) 1.0业界标准的全面支持,600多种新功能扩展了指标驱动型验证(MDV)的范围,帮助工程师实现更快、更全面的验证闭合与硅实现。
今天公布的新功能面向当今高级节点设计的验证流程中存在的低效率。随着设计复杂性的提高,验证流程经常变得支离破碎而且缺乏效率,各种单独的小流程被开发出来用于解决这些问题,以及复杂信号、低功耗与形
[嵌入式]
Cadence发布业界首款面向汽车、监控、无人机和移动市场的神经网络DSP IP
2017年5月4日,中国上海——楷登电子今日正式公布业界首款独立完整的神经网络DSP —Cadence® Tensilica® Vision C5 DSP,面向对神经网络计算能力有极高要求的视觉设备、雷达/光学雷达和融合传感器等应用量身优化。针对车载、监控安防、无人机和移动/可穿戴设备应用,Vision C5 DSP 1TMAC/s的计算能力完全能够胜任所有神经网络的计算任务。如需了解更多内容,请参访 www.cadence.com/go/visionc5。下面就随网络通信小编一起来了解一下相关内容吧。 随着神经网络应用的日益深入和复杂,对计算的要求也与日俱增;同时,神经网络的自身架构在不断更新换代,新网络、新应用和新市场也层出
[网络通信]
Cadence启动UVM采用计划 推出开源参考流程
Cadence设计系统公司(NASDAQ: CDNS),今天宣布了业界最全面的用于系统级芯片(SoC)验证的通用验证方法学(UVM)开源参考流程。这种独特的流程可以使工程师通过采取高级验证技术来降低风险,简化应用,同时满足迫切的产品上市时间要求。
为了配合Cadence EDA360中SoC实现能力的策略,UVM参考流程1.0提供了一个真实的SoC设计与符合UVM标准的测试平台组件,并开放源码,让用户在此基础上能快速掌握并应用高级验证技术。用户可以下载整个验证环境,然后将UVM验证组件用于实际设计中。这样 ,只要运行在兼容UVM的模拟器上,用户就可以通过互动的方式在此过程中获得的实际的验证经验。所有代码都是以明码
[半导体设计/制造]
Cadence基于Xilinx Zynq-7000 EPP的虚拟平台量产发行
全球电子设计创新领先企业Cadence设计系统公司日前宣布该公司基于Xilinx Zynq-7000可拓展处理平台(EPP)的虚拟平台已经量产化发布。该虚拟平台被设计用于简化嵌入式软件的开发流程,可以在有硬件可用之前同时进行硬件和软件的开发,大幅减少了开发成本与上市时间。Zynq-7000 EPP虚拟平台建立于Cadence虚拟系统平台的基础之上,已经被Missing Link Electronics采用,他们是Cadence的客户,也是Xilinx认证联盟计划的成员,他们将其用于设计汽车信息娱乐与医疗系统的应用开发平台的设计。Missing Link Electronics的平台将会在本周的德国纽伦堡Embedded World
[嵌入式]
路透社:Cadence如今有40%的收入来自系统厂商
据路透社报道:EDA供应商Cadence正在押注汽车制造商和其他芯片用户的增长,目前因全球供应短缺,包括特斯拉和苹果等公司正在开始设计自己的芯片。 Cadence 和竞争对手 Synopsys和 Siemens EDA正处于芯片行业转变的中心,因为云计算提供商、软件制造商和其他传统上的芯片采购大厂,正在自己投入半导体芯片开发,以满足自身产品需求,或增加谈判筹码。 特斯拉、苹果和谷歌是内部开发芯片的领导者。上个月成为 Cadence 首席执行官的 Anirudh Devgan 表示,各行各业的高管已经注意到定制芯片如何帮助产品与众不同。 开发芯片的成本约为 1 亿美元,而随着人工智能的引入,开发成本正在降低,但传统半导体
[半导体设计/制造]