全球电子创新设计企业Cadence设计系统公司(NASDAQ: CDNS)今日宣布,中国内地最先进的半导体制造商,中芯国际集成电路制造有限公司(“中芯国际”,纽约证券交易所:SMI和香港联交所:0981.HK)采用了Cadence的硅实现(Silicon Realization)产品线,用于先进节点、低功耗设计中。 Cadence硅实现产品线由将设计转化成芯片的关键工具组成。它是Cadence公司EDA360 (一个新的电子自动化设计系统,Electronic Design Automation 360)愿景的关键部分,专注于从设计的创建到整合。此硅实现(Silicon Realization)产品线将Cadence的设计创建、验证和产品实现从前端至后端进行独特的整合,为先进工艺节点和低功耗设计的芯片成功验证(Silicon Success),提供了一个更容易预测、更有确定性的途径。中芯国际在极短的时间内认可Cadence®硅实现方法在质量与效益方面的优势,因而在65到40纳米的设计包含验证以及实现各个方面采用了Cadence的产品。
“多年来我们在尖端设计方面一直同Cadence保持合作,而现在我们决定采用一个完整的端对端解决方案,帮我们的客户达到更高品质的设计。”中芯国际商务长季克非表示,“双方在65纳米及以下的合作将为我们共同的客户带来诸多益处,从而有助于加速客户对先进工艺技术的采用。”
中芯国际采用的硅实现(Silicon Realization)产品线产品包含:Encounter®数字实现系统、Conformal® ECO、Encounter时序系统、Encounter功率系统、物理验证系统、Incisive®企业级仿真器、Conformal低功耗及QRC提取。
“中芯国际采用我们整合的硅实现产品线,不仅证明了Cadence的技术实力,也更加增强了双方公司的合作关系”Cadence首席战略官黄小立先生表示,“我们长期的协作极大地帮助了我们共同客户达到他们的目标,而这种合作关系终将实现EDA360所述的愿景。”
关键字:中芯国际 Cadence
编辑:于丽娜 引用地址:中芯国际在设计中采用Cadence硅实现端对端产品线
推荐阅读最新更新时间:2023-10-12 23:21
TSMC和Cadence合作开发3D-IC参考流程
【中国,2013年9月25日】——全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)今天宣布,台积电与Cadence合作开发出了3D-IC参考流程,该流程带有创新的真正3D堆叠。该流程通过基于Wide I/O接口的3D堆叠,在逻辑搭载存储器设计上进行了验证 ,可实现多块模的整合。它将台积电的3D堆叠技术和Cadence®3D-IC解决方案相结合,包括了集成的设计工具、灵活的实现平台,以及最终的时序物理签收和电流/热分析。
相对于纯粹在工艺节点上的进步,3D-IC技术让企业在寻求更高性能和更低功耗的道路上,有了更多的选择。3D-IC给开发当今复杂设计的工程师们提供了几项关键优势,帮他们实现更高
[半导体设计/制造]
中芯国际联席CEO梁孟松辞职,蒋尚义走马上任
12月15日晚间,中芯国际连发4条公告,主要涉及三方面内容,其一是管理层的人事变动,其二是回应了来自美国加州的民事诉讼,其三是当天临时股东大会的情况披露。 根据中芯国际发布的人事决议公告,蒋尚义获委任为中芯国际第二类执行董事、董事会副董事长及战略委员会成员,自2020年12月15日起生效。蒋尚义曾于2016年12月20日至2019年6月21日担任中芯国际独立非执行董事。 前台积电营运长、前中芯国际独立董事、前武汉弘芯CEO蒋尚义 根据公告,蒋尚义有权根据聘用合约获得年度固定现金酬金 670000 美元及年度激励,年度激励将按照中芯国际董事及高级管理人员薪酬政策且由董事会参考中芯国际的业绩以及其个人的表现厘定后
[半导体设计/制造]
中芯国际与 Aurora Systems成功量产数字硅基液晶面板芯片
中芯国际集成电路制造有限公司与美国 Aurora Systems 公司宣布 Aurora 的数字硅基 液晶 面板 芯片 已在中芯国际成功量产。
此款由 Aurora Systems 设计的数字硅基液晶 平板 芯片包含 1080P 像素(1920x1080)和 720P 像素(1280x720)。具有高性能、低缺陷硅基液晶平板和系统光学的技术能力为客户提供高质量的高解析格式背投电视 (RPTV) 。一些领先的消费电子产品制造商在生产高解析度、大屏幕的背投电视中已经使用此硅基液晶平板芯片。
[新品]
Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示
3nm 时代来临了!Cadence 在 2023 年 TSMC 北美技术研讨会期间发布了面向台积电 3nm 工艺(N3E)的 112G 超长距离(112G-ELR)SerDes IP 展示,这是 Cadence 112G-ELR SerDes IP 系列产品的新成员 。在后摩尔时代的趋势下,FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小,进一步采用系统级封装设计(SiP)。通过结合工艺技术的优势与 Cadence 业界领先的数字信号处理(DSP)SerDes 架构,全新的 112G-ELR SerDes IP 可以支持 45dB 插入损耗,拥有卓越的功耗、性能、面积(PPA)指标,是超大规模 ASICs,人工智能
[半导体设计/制造]
Cadence计算软件 | 不断拓展智能系统设计边界!
2023年,对半导体行业来说是艰难的一年,尤其是因为库存的调整而造成收入和投资的双减。但Cadence资深副总裁兼数字与签核事业部总经理滕晋庆表示,在不确定的环境中仍然看到了很多确定的增长。 Cadence资深副总裁兼数字与签核事业部总经理滕晋庆 一方面,全世界半导体公司的设计依然十分活跃,因为所有先进的产品都需要花费数年的时间来研发。另一方面,全球半导体从业人员也在非常努力地推动下一代产品的发展。整个行业出现了多种驱动因素,包括5G通讯、自动驾驶、人工智能与机器学习、工业物联网以及超大规模计算等。 据市场调查机构 IBS 最新预测,到 2030 年整个半导体行业将突破 1 万亿美元的大关,几乎是现在的两倍。令人更为
[半导体设计/制造]
Cadence推出Incisive Enterprise Verifier
Cadence设计系统公司日前在CDNLive! Silicon Valley上推出了Cadence Incisive Enterprise Verifier (IEV)。它是一个整合式验证解决方案,可通过形式分析和仿真引擎的双重作用,带来独特和全新的功能。 IEV可帮助设计和验证工程师发现深藏的边角情形(corner-case)bug,能测试到单独使用形式或仿真引擎漏掉的隐蔽的覆盖点。 IEV通过更快建立设计和更快发现bug,可提高生产效率;通过产生更多指标提高可预测性,可促进验证闭合;并通过找出设计中的更多bug,可改善品质。
IEV内整合了仿真与形式功能,使工程师们能以新的方式利用断言。 形式分析中使用的相同断
[测试测量]
中芯国际同MoSys扩展合作关系
美国东部时间3月14日8:30(北京时间3月14日20:30)消息,美国高密度系统芯片 (SoC) 嵌入式内存解决方案供应商 MoSys今天宣布,该公司已经同中芯国际(NYSE: SMI)扩展了合作伙伴关系,未来双方将就其新型高密度嵌入式闪存开展合作。
根据协议,两家公司将就通过中芯国际制造工艺生产MoSys 1T-FLASH芯片开展合作。MoSys 1T-FLASH是一款超高密度NOR闪存芯片,未来将通过中芯国际的CMOS生产工艺制造。MoSys 1T-FLASH可以为移动设备开发商和嵌入式微控制器开发商带来巨大的成本优势。
[焦点新闻]